[发明专利]基于SOI的纵向堆叠式后栅型Si-NWFET制造方法无效
申请号: | 201210093917.1 | 申请日: | 2012-03-31 |
公开(公告)号: | CN102646598A | 公开(公告)日: | 2012-08-22 |
发明(设计)人: | 黄晓橹 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;B82Y40/00 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 陆花 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的基于SOI的纵向堆叠式后栅型硅纳米线场效应晶体管制备方法,包括:在SOI上交替沉积硅层和锗硅层,形成鳍形有源区并在鳍形有源区内形成硅纳米线,接着在源漏区之间形成隔离介质层;并在硅纳米线表面形成栅极氧化层;最后在所述鳍形有源区内的SOI衬底上形成栅极。由于SOI中绝缘体层的存在,有效增加了栅极与SOI衬底之间的隔离效果;又由于在硅纳米线上形成栅极氧化层工艺是独立进行的,从而可以采用常规的栅极氧化层;又由于栅极形成在源漏区离子注入之后,即采用后栅极工艺,利于栅极轮廓和器件电性的控制。此外采用纵向堆叠式后栅型硅纳米线结构来设计硅纳米线场效应晶体管结构,纳米线条数增多,器件电流驱动能力增大。 | ||
搜索关键词: | 基于 soi 纵向 堆叠 式后栅型 si nwfet 制造 方法 | ||
【主权项】:
一种基于SOI的纵向堆叠式后栅型Si‑NWFET制造方法,其特征在于,包括:提供SOI衬底,所述SOI衬底由下至上依次包括硅衬层、绝缘体层和顶层硅;对所述SOI衬底表面进行处理,将所述SOI衬底的顶层硅转化为初始锗硅层;在所述SOI衬底上交替形成硅层和后续锗硅层,所述初始锗硅层和后续锗硅层共同构成锗硅层;对所述锗硅层和硅层刻蚀处理,形成鳍形有源区,剩余的区域作为源漏区;在所述鳍形有源区内形成硅纳米线,所述硅纳米线纵向堆叠;在所述硅纳米线表面形成栅极氧化层;在所述SOI衬底上的沟道内形成隔离介质层并进行源漏区离子注入和退火工艺;在鳍形有源区内的SOI衬底上形成栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210093917.1/,转载请声明来源钻瓜专利网。
- 上一篇:防松动的路由器
- 下一篇:一种Q370qE钢埋弧自动焊低温焊接方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造