[发明专利]用于形成外延层的工艺无效
| 申请号： | 201210101667.1 | 申请日： | 2012-04-01 |
| 公开（公告）号： | CN102738004A | 公开（公告）日： | 2012-10-17 |
| 发明（设计）人： | D·迪塔特;Y·康皮德利;D·佩利谢尔-塔农;N·卢贝 | 申请（专利权）人： | 意法半导体(克洛尔2)公司;意法半导体有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/20 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;边海梅 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种用于形成外延层的工艺。具体地，其涉及一种工艺，包括：(a)在单晶半导体结构(S，D)和在多晶半导体结构(G)上外延生长半导体材料层；(b)刻蚀所述外延层以便在所述单晶结构(S，D)上保留非零厚度的所述材料而在所述多晶结构(G)上保留零厚度；以及(c)利用相同的材料或利用不同的材料、分别从之前的步骤(b)获得的所述单晶结构(S，D)和所述多晶结构(G)，将步骤(a)重复至少一次，以及将步骤(b)重复至少一次，直至在所述单晶结构(S，D)上的外延层的层叠已达到期望厚度(EE)。 | ||
| 搜索关键词： | 用于 形成 外延 工艺 | ||
【主权项】：
一种工艺，包括：(a)在单晶半导体结构(S，D)和在多晶半导体结构(G)上外延地生长半导体材料层；(b)刻蚀所述外延层以便在所述单晶结构(S，D)上保留非零厚度的所述材料而在所述多晶结构(G)上保留零厚度；以及(c)利用相同的材料或利用不同的材料、分别从之前的步骤(b)获得的所述单晶结构(S，D)和所述多晶结构(G)将步骤(a)重复至少一次，以及将步骤(b)重复至少一次，直至在所述单晶结构(S，D)上的外延层的层叠已达到期望厚度(EE)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司;意法半导体有限公司，未经意法半导体(克洛尔2)公司;意法半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210101667.1/，转载请声明来源钻瓜专利网。
- 上一篇：马达控制装置及其套筒
- 下一篇：电源分配单元的远端控制方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
