[发明专利]时钟产生电路及ADC采样电路

摘要

一种时钟产生电路及ADC采样电路。时钟产生电路包括第一输入单元，用于基于第一脉冲控制信号提供电压脉冲信号；第二输入单元，用于基于第二脉冲控制信号提供模拟脉冲信号；叠加单元，连接第一输入单元和第二输入单元，叠加单元用于接收电压脉冲信号和模拟脉冲信号，将电压脉冲信号和模拟脉冲信号叠加产生时钟脉冲信号；时钟信号输出单元，连接于叠加单元，时钟信号输出单元用于基于第三脉冲控制信号输出时钟信号。该时钟产生电路将输出的时钟信号与采样电路输入的模拟信号关联，使采样电路中晶体管开关的栅极电压和源极输入电压之差为恒定值，减少了谐波失真。

主权项

一种时钟产生电路，其特征在于，包括：第一输入单元，用于基于第一脉冲控制信号提供电压脉冲信号；第二输入单元，用于基于第二脉冲控制信号提供模拟脉冲信号，所述模拟脉冲信号的脉冲电压值关联于模拟信号的电压值；叠加单元，连接所述第一输入单元和所述第二输入单元，所述叠加单元用于接收所述电压脉冲信号和所述模拟脉冲信号，将所述电压脉冲信号和所述模拟脉冲信号叠加产生时钟脉冲信号；时钟信号输出单元，连接于所述叠加单元，所述时钟信号输出单元用于基于第三脉冲控制信号输出时钟信号，所述时钟信号的脉冲电压值关联于所述时钟脉冲信号的脉冲电压值；脉冲控制信号发生单元，用于产生所述第一脉冲控制信号、第二脉冲控制信号和第三脉冲控制信号；其中，所述第一脉冲控制信号、第二脉冲控制信号和第三脉冲控制信号为同相信号；所述脉冲控制信号发生单元包括反相器，所述反相器的输入端输入脉冲控制信号，所述反相器的输出端连接所述第一输入单元以向所述第一输入单元提供第一脉冲控制信号，所述反相器的输出端连接所述第二输入单元以向所述第二输入单元提供第二脉冲控制信号，所述反相器的输出端连接所述时钟信号输出单元以向所述时钟信号输出单元提供第三脉冲控制信号。