[发明专利]应变硅纳米线PMOSFET的制备方法无效
申请号: | 201210133927.3 | 申请日: | 2012-05-03 |
公开(公告)号: | CN102683212A | 公开(公告)日: | 2012-09-19 |
发明(设计)人: | 黄晓橹 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供的一种应变硅纳米线PMOSFET的制备方法,包括形成硅纳米线场效应晶体管区域,并在顶层硅和埋氧层之间形成空洞层,在空洞层上方的顶层硅上制备出硅纳米线;沉淀绝缘介质层,并填充顶层硅下方的空洞层;磨平绝缘介质层,使得源漏衬垫上方的绝缘介质层厚度为20nm~200nm;刻蚀栅极区域的绝缘介质层,直至露出埋氧层;刻蚀源漏衬垫区并保留底部的部分顶层硅;在源漏衬垫区域生长锗硅层,同时进行源漏区域原位掺杂;进行金属硅合金工艺,及接触孔工艺,将源、漏、栅极引出。本发明有效增大P-SiNWFET的电流驱动能力;避免了半导体纳米线中间部位可能发生的错位,甚至断裂问题;不需要栅极侧墙工艺,简化了工艺流程。 | ||
搜索关键词: | 应变 纳米 pmosfet 制备 方法 | ||
【主权项】:
一种应变硅纳米线PMOSFET的制备方法,其特征在于,包括以下步骤:步骤1,提供SOI硅片,包括硅衬底、硅衬底上的埋氧层和埋氧层上的顶层硅;步骤2,定义硅纳米线场效应晶体管区域,并在顶层硅和埋氧层之间形成空洞层,并形成源漏衬垫,在空洞层上方的顶层硅上制备出硅纳米线;步骤3,沉淀绝缘介质层,并填充顶层硅下方的空洞层;磨平绝缘介质层,使得源漏衬垫上方的绝缘介质层厚度为20nm~200nm;步骤4,刻蚀栅极区域的绝缘介质层,直至露出埋氧层;步骤5,进行栅氧工艺制备栅氧层,并沉积栅极材料;步骤6,刻蚀源漏衬垫区域的顶层硅并保留底部的部分顶层硅;步骤7,在源漏衬垫区域生长锗硅层,同时进行源漏区域原位掺杂;步骤8,进行金属硅合金工艺,及接触孔工艺,将源、漏、栅极引出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210133927.3/,转载请声明来源钻瓜专利网。
- 上一篇:光纤激光器及其冷却方法
- 下一篇:印刷电路板电性测试装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造