[发明专利]制备SOI上双层隔离混合晶向后栅型反型模式SiNWFET的方法有效
申请号: | 201210133956.X | 申请日: | 2012-05-03 |
公开(公告)号: | CN102683294A | 公开(公告)日: | 2012-09-19 |
发明(设计)人: | 黄晓橹 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/84 | 分类号: | H01L21/84;H01L21/335;B82Y10/00 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种制备SOI上双层隔离混合晶向后栅型反型模式SiNWFET的方法。本发明采用第一半导体纳米线MOSFET为NMOSFET,第二半导体纳米线MOSFET为PMOSFET的结构设计,有效减小PMOSFET的接触孔电阻以提高PMOSFET性能。 | ||
搜索关键词: | 制备 soi 双层 隔离 混合 向后 栅型反型 模式 sinwfet 方法 | ||
【主权项】:
一种制备SOI上双层隔离混合晶向后栅型反型模式SiNWFET的方法,其特征在于,包括以下顺序步骤:步骤1:在SOI顶层先后形成SiGe层、Si层和SiGe层和SOI硅片上的沟道区P型离子注入: 步骤2:对器件进行光刻工艺,刻蚀形成鳍形有源区,去除鳍形有源区中的SiGe层,形成SiNWFET沟道的硅纳米线; 步骤3:在器件上沉积隔离介质层; 步骤4:对下层NMOS进行源漏区离子注入和退火, 步骤5:在SiNWFET沟道的硅纳米线上方的隔离介质层上进行光刻和选择性刻蚀形成栅极沟槽,所述栅极沟槽中暴露出硅纳米线;步骤6:在对器件进行栅极氧化层工艺,在SiNW和衬底及源漏区域表面形成SiO2或SiON或高k介质层或其的混合层;再在栅极氧化层淀积栅极材料,对器件进行金属、半导体合金工艺处理形成下层SiNW反型模式NMOSFET结构;步骤7:在器件上沉积下层NMOSFET的ILD层,在ILD层表面、Si键合片和下面已制备有(100)/<110> SiNW NMOSFET的支撑片低温键合处理,使得ILD层上形成一(110)表面晶向Si层;步骤8:在上步骤形成的Si层上重复进行上述步骤1至6所述的步骤,形成上层SiNW反型模式PMOSFET结构,所述Si层选用N型离子进行沟道的离子掺杂;步骤9:通过后道金属互连工艺引出下层NMOSFET和上层PMOSFET各端口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210133956.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造