[发明专利]一种半导体结构及其制造方法有效
| 申请号： | 201210134605.0 | 申请日： | 2012-04-28 |
| 公开（公告）号： | CN103377947A | 公开（公告）日： | 2013-10-30 |
| 发明（设计）人： | 尹海洲;朱慧珑;骆志炯 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/786;H01L29/06 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体结构的制造方法，该方法包括以下步骤：提供SOI衬底，在所述衬底上形成重掺杂埋层以及表面有源层；在所述衬底上形成栅极堆叠和侧墙；在所述栅极堆叠的一侧形成开口，所述开口贯穿所述表面有源层、重掺杂埋层并停止在所述SOI衬底绝缘埋层之上的硅膜中；填充所述开口，形成回填塞；形成源/漏区，所述源区与重掺杂埋层交叠，部分所述漏区位于所述回填塞中。相应地，本发明还提供了一种半导体结构。本发明中，所述重掺杂埋层有利于减小源/漏区耗尽层宽度，抑制短沟道效应，所述重掺杂埋层与源区交叠，形成重掺杂的pn结，有效抑制SOI MOS器件的浮体效应，提高半导体器件性能，而且不必对体区引出，节省器件面积和成本。 | ||
| 搜索关键词： | 一种 半导体 结构 及其 制造 方法 | ||
【主权项】：
一种半导体结构的制造方法，该方法包括以下步骤：(a)提供SOI衬底，在所述衬底上形成重掺杂埋层以及表面有源层；(b)在所述衬底上形成栅极堆叠和侧墙；(c)在所述栅极堆叠的一侧形成开口，所述开口贯穿所述表面有源层、重掺杂埋层并停止在所述SOI衬底绝缘埋层之上的硅膜中；(d)填充所述开口，形成回填塞；(e)形成源/漏区，所述源区与重掺杂埋层交叠，部分所述漏区位于所述回填塞中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210134605.0/，转载请声明来源钻瓜专利网。
- 上一篇：外壳采用彩钢复合板的预装式箱式变电站
- 下一篇：分布式光伏电站控制柜
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
