[发明专利]多层互连结构及用于集成电路的方法

摘要

本发明涉及一种多层互连结构及用于集成电路的方法，通过设置其上具有第一电介质(50、27)的衬底(40)以形成一种多层互连结构，以支持具有下导电件MN(22、23)、上导电件MN+1(34、35)、电介质中介层(DIL)(68)及互连通孔导电件VN+1/N(36、36’)的多层互连(39)。该下导电件MN(22、23)具有第一上表面(61)，该第一上表面(61)位于该第一电介质(50、27)的第二上表面(56)下方的凹部中。该DIL(68)是形成在该第一(61)及第二(56)表面上方。从该上导电件MN+1(34)的希望位置(122)蚀刻孔洞(1263)穿过该DIL(68)，以暴露该第一表面(61)。该孔洞(1263)是以另外电性导电件(80)填充，以形成与该第一上表面(61)作出电性接触的该上导电件MN+1(34)及该连接通孔导电件VN+1/N(36、36’)。下导电件MN(22、23)的其它者(23)与该通孔导电件VN+1/N(36、36’)之间的关键尺寸(32、37)是加长的。漏电流及其之间的电子迁移是减少的。

主权项

一种用来形成具有多层互连结构的集成电路的方法，包括：供应其上具有第N个电介质的衬底，希望在该第N个电介质中或上形成多层互连，该多层互连具有下导电件MN、上导电件MN+1及互连通孔VN+1/N；在该衬底上形成该下导电件MN，该下导电件MN的上表面凹陷低于该第N个电介质的上表面；在该第N个电介质及该下导电件MN的该上表面上方，设置第N+1个电介质；从该上导电件MN+1的希望位置，蚀刻穿过该第N+1个电介质的第N+1个孔洞，并暴露该下导电件MN的该上表面；以及以电性导电件填充该第N+1个孔洞，该电性导电件适配以形成该上导电件MN+1及该连接通孔VN+1/N，并与该下导电件MN的该上表面作电性接触。