[发明专利]制作半导体内建应力纳米线以及半导体器件的方法

摘要

本发明提供了一种制作内建应力纳米线的方法、制作半导体器件的方法、以及所述方法制作的NWFET半导体器件，本发明所述方法采用后栅工艺（Gate-last），在进行栅极区域刻蚀时，NWFET区域侧面已有无定形碳层保护，这时栅极区域的NW受到的反向应力方向是水平方向的，从而有效解决了美国专利US2011/0104860A1中出现的问题，即避免了半导体纳米线反向内建应力不在水平方向的问题，从而避免了半导体纳米线中间部位可能发生的错位，甚至断裂问题。

主权项

一种制作半导体内建应力纳米线的方法，其特征在于，步骤包括：步骤1，提供半导体衬底，所述半导体衬底包括位于顶层的半导体层和顶层半导体层下方的埋氧层，顶层半导体层中含有杂质离子；步骤2，在顶层半导体中确定半导体纳米线场效应晶体管制备区域，通过刻蚀制备所述半导体纳米线场效应晶体管区域，刻蚀至埋氧层，并刻蚀去除部分埋氧层，使刻蚀区域的埋氧层上表面低于半导体纳米线场效应晶体管区域埋氧层上表面；所述半导体纳米线场效应晶体管区域包括两端的源漏衬垫，以及连接两端的纳米线区域；步骤3，去除纳米线区域下方的部分埋氧层，使纳米线区域与埋氧层分离；步骤4，在纳米线区域制备半导体纳米线；步骤5，顶层半导体表面以及埋氧层表面沉积应变薄膜；步骤6，沉积无定形碳，使顶层半导体层与埋氧层之间的空隙中填充无定形碳。