[发明专利]半导体集成器件及其制作方法

摘要

本发明实施例公开了一种半导体集成器件及其制作方法，该器件包括：有源区和多个浅槽隔离区，第一浅槽隔离区表面内具有一开口；位于开口底部和侧壁的隔离层；位于隔离层表面上的电阻；位于有源区表面上的金属栅极；电阻上表面低于所述金属栅极的上表面，下表面低于有源区表面，电阻与有源区电性绝缘。本发明通过在第一浅槽隔离区内形成开口，使开口的底面低于有源区表面，将电阻设置在所述开口内，在电阻结构形成后再形成伪栅，通过控制所述开口的深度，使电阻的阻值满足设计要求的基础上，控制伪栅表面高于电阻表面，避免了在第一介质层平坦化以及金属栅层平坦化过程中损伤到电阻表面，使电阻的阻值满足设计要求，提高了半导体集成器件的良率。

主权项

一种半导体集成器件制作方法，其特征在于，包括：提供基底，所述基底包括有源区和多个浅槽隔离区、位于所述有源区表面上的第一阻挡层，所述第一阻挡层表面与所述多个浅槽隔离区表面齐平；去除第一浅槽隔离区内的部分填充材料，形成一开口，所述开口的底部低于所述有源区表面，所述开口的宽度与所述第一浅槽隔离区宽度相同；在基底表面上形成隔离层，所述隔离层覆盖所述开口的底部和侧壁，所述隔离层材料与所述有源区材料不同，且所述隔离层材料为电性绝缘材料；在所述隔离层表面上形成电阻形成层，所述电阻形成层材料填满所述开口；平坦化所述电阻形成层和隔离层，暴露出所述第一阻挡层表面，得到电阻结构；去除所述第一阻挡层；在所述有源区表面上形成伪栅，在所述第一浅槽隔离区表面内形成电阻，所述伪栅与所述电阻电学绝缘，且所述电阻表面低于所述伪栅表面；形成第一介质层，所述第一介质层覆盖伪栅表面、电阻表面、有源区表面及多个浅槽隔离区表面；平坦化所述第一介质层，仅暴露出所述伪栅表面；以所述第一介质层为掩膜，去除所述伪栅，在所述第一介质层表面内形成金属栅开口；填充所述金属栅开口，得到金属栅极。