[发明专利]源漏区的制备方法和MOS器件

摘要

本发明公开了一种源漏区的制备方法和依据该方法制造的MOS器件，该方法包括：提供制备源漏区前的结构，在将要形成源漏区的衬底上进行回刻以形成沟槽；在结构表面形成氧化硅层；沉积硅种子层；沉积掩膜层，并利用掩膜层填满沟槽；将处于沟槽外的掩膜层和沟槽中的部分掩膜层去除；以处于沟槽中的掩膜层为阻挡，去除硅种子层和氧化硅层，露出处于侧墙以下的轻掺杂漏区；去除剩余的掩膜层；在沟槽中进行硅的外延生长，且将沟槽填满并将处于侧墙以下的轻掺杂漏区掩埋，形成预注入区；对预注入区进行离子注入形成源漏区。本发明制造的MOS器件，在源漏区之间因为氧化硅层的部分遮挡而抑制了随着栅长的缩短而产生的短沟道效应导致的漏电，进而降低了MOS器件的功耗。

主权项

一种源漏区的制备方法，包括：提供制备源漏区前的结构，在将要形成源漏区的衬底上进行回刻以形成沟槽；在包括所述沟槽内表面的结构表面形成氧化硅层；在所述氧化硅层上沉积硅种子层；在所述硅种子层上沉积掩膜层，并利用所述掩膜层填满所述沟槽；回刻所述掩膜层，将处于所述沟槽外的掩膜层和处于所述沟槽中的部分掩膜层去除；以处于沟槽中的掩膜层为阻挡，去除露在结构表面的硅种子层和氧化硅层，直到处于侧墙以下的轻掺杂漏区露出；去除所述沟槽中剩余的掩膜层；在所述沟槽中的硅种子层上进行硅的外延生长，直到将沟槽填满并将处于侧墙以下的轻掺杂漏区掩埋，形成预注入区；对所述预注入区进行离子注入形成源漏区。