[发明专利]一种LDPC编码器

摘要

本发明提供一种高编码效率的LDPC编码器。LDPC编码器在S矩阵生成时采用并行计算方法，利用RAM更新计算模块输出的一组信息位更新一行S矩阵的元素。在计算S矩阵列和时，并不是等待S矩阵生成完毕后，再对S矩阵的每列元素进行异或；而是直接对RAM更新计算模块输出的信息位进行计算得到S矩阵列和，S矩阵列和结果与S矩阵生成结果同时得到，缩短了校验位的生成时间。另外，在编码过程中RAM更新计算模块仅向右一个方向循环移位，RAM地址与移位因子产生模块按照对应移位值从小到大的顺序对用于读写的RAM地址进行排序，并顺次输出移位值至进行循环移位的RAM更新计算模块，减小了移位的复杂度，进一步缩短编码时间。

主权项

一种LDPC编码器，包括I/O接口、RAM地址与移位因子产生模块、RAM更新计算模块、S矩阵生成模块、S矩阵列和计算模块、校验位生成模块、码字生成模块；所述S矩阵生成模块中包括一个存储S矩阵各元素的RAM；RAM地址与移位因子产生模块包括第一地址产生器和第二地址产生器；I/O接口用于，每次输出一组位宽为M的信息位；RAM地址与移位因子产生模块用于，初始化时，根据第二代欧洲数字地面电视广播传输标准DVB‑T2地址表计算得到的S矩阵中每行对应的地址表的值addr；根据编码码率选择对应的移位步长q，计算S矩阵中每行对应的RAM地址，RAM地址为addr%q，%为取余，同时计算每个RAM地址对应的移位值shift，shift＝addr/q，/为求商，RAM地址和移位值一一对应，将其对应的移位值从小到大的顺序对RAM地址进行排序，存储排序后的RAM地址以及对应的移位值至第一地址产生器；当I/O接口每输出一组信息位，RAM地址与移位因子产生模块顺序输出一个第一地址产生器存储的RAM地址作为S矩阵生成时RAM的读写地址，并输出该RAM地址对应的移位值至RAM更新计算模块；当I/O接口输出第k位的信息位后，RAM地址与移位因子产生模块按从低到高顺序输出S矩阵生成模块中RAM的地址作为校验位生成时RAM的读地址；k为LDPC编码码字中信息位的长度；RAM更新计算模块用于，接收并存储I/O接口输出的M位信息位，用当前接收到的移位值对存储的信息位进行向右循环移位，并更新存储的信息位；每进行一次循环移位，即输出循环移位后的信息位至S矩阵生成模块以及S矩阵列和计算模块；S矩阵生成模块用于，生成并存储矩阵元素；初始化时，设所有S元素为0；当S矩阵生成模块每接收到的RAM更新计算模块输出的一组信息位，即根据接收到的读写地址将这一组信息位与RAM对应读写地址上已存储的S矩阵元素进行异或，并用异或结果更新该读写地址上存储的S矩阵元素；当RAM更新计算模块输出第k位的信息位，异或结果更新后的S矩阵生成完毕；当RAM接收到第二个地址单元输出的读地址时，S矩阵生成模块中的RAM输出读地址上存储的S矩阵元素至校验位生成模块；S矩阵列和计算模块用于，存储S矩阵前M‑1位每列元素之和；初始化时，设置每列元素之和为0；每接收到的一组M位的信息位，即将当前存储的列和数据与当前接收到经循环移位后的一组信息位的前M‑1位进行异或，用异或结果更新存储的列和数据；当RAM更新计算模块输出第k位的信息位，S矩阵列和计算完毕，并将S矩阵列和结果输出至校验位生成模块；校验位生成模块用于，每接收到S矩阵列和计算模块输出的数据就与S矩阵生成模块输出的S矩阵元素进行异或得到校验位；之后，将校验位输出至码字生成模块，并触发S矩阵 生成模块将其内部的RAM中的每个S元素置为0；码字生成模块用于，将信息位与校验比特组合形成LDPC编码码字。