[发明专利]一种形成双应力刻蚀阻挡层的方法有效
申请号: | 201210158828.0 | 申请日: | 2012-05-22 |
公开(公告)号: | CN102709247A | 公开(公告)日: | 2012-10-03 |
发明(设计)人: | 徐强 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/318 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明一种形成双应力刻蚀阻挡层的方法,包括:具有PMOS区域与NMOS区域的半导体器件,其中,对NMOS区域上的高压应力氮化硅层进行二次刻蚀,第一次为对NMOS区域上高压应力氮化硅层进行部分干法刻蚀,使NMOS区域上残留部分高压应力氮化硅层;第二次为对NMOS区域上的高压应力氮化硅层3进行远端等离子体化学的刻蚀,将残留部分的高压应力氮化硅层完全移除,同时使PMOS区域上未被光刻阻挡层覆盖的高压应力氮化硅层侧面也被刻蚀一部分。通过使用本发明一种形成双应力刻蚀阻挡层的方法,有效地改善了NMOS区域上方的高压应力氮化硅层去除的方法,使高压应力氮化硅层与高拉应力氮化硅层之间的交叠区域平整,同时该方法能够很好的处理不同应力SiN薄膜的交叠区域,从而提高产品良率。 | ||
搜索关键词: | 一种 形成 应力 刻蚀 阻挡 方法 | ||
【主权项】:
一种形成双应力刻蚀阻挡层的方法,包括:具有PMOS区域与NMOS区域的半导体器件,其特征在于,还包括以下工艺步骤:步骤一,在PMOS区域与NMOS区域上方沉积高压应力氮化硅层;步骤二,在PMOS区域上方高压应力氮化硅层的上表面生成光刻阻挡层,并对NMOS区域上高压应力氮化硅层进行部分刻蚀,使NMOS区域上残留部分高压应力氮化硅层;步骤三,对NMOS区域上的高压应力氮化硅层进行第二次刻蚀,将残留部分的高压应力氮化硅层完全移除,同时PMOS区域上高压应力氮化硅层未被光刻阻挡层覆盖的侧面也被刻蚀一部分;步骤四,去除PMOS区域上光刻阻挡层;步骤五,在所述PMOS区域上方高压应力氮化硅层以及PMOS的上表面覆盖高拉应力氮化硅层;步骤六,在所述NMOS区域上方的高拉应力氮化硅层上表面生成光刻阻挡层,并对所述PMOS区域上方的高拉应力氮化硅层进行刻蚀,使PMOS区域上方的所述高压应力氮化硅层完全露出;步骤七,移除所述NMOS区域上方的所述光刻阻挡层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210158828.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造