[发明专利]一种PUF电路单元

摘要

本发明公开了一种PUF电路单元，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一交叉耦合反相器、第二交叉耦合反相器、第一隔离反相器和第二隔离反相器；优点是当第一隔离反相器和第二隔离反相器放电时，不会影响第一隔离反相器的输入端的电位和第二隔离反相器的输入端的电位，即不会对第一交叉耦合反相器和第二交叉耦合反相器的制造工艺偏差导致的不同驱动能力造成影响，提高了PUF电路单元的静态噪声容限和稳定性。

主权项

一种PUF电路单元，其特征在于包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一交叉耦合反相器、第二交叉耦合反相器、第一隔离反相器和第二隔离反相器，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第三NMOS管的栅极和所述的第四NMOS管的栅极连接，所述的第五NMOS管的栅极和所述的第六NMOS管的栅极连接，所述的第七NMOS管的栅极和所述的第八NMOS管的栅极连接，所述的第九NMOS管的栅极和所述的第十NMOS管的栅极连接，所述的第十一NMOS管的栅极和所述的第十二NMOS管的栅极连接，所述的第一NMOS管的源极、所述的第三NMOS管的源极、所述的第一交叉耦合反相器的输入端、所述的第二交叉耦合反相器的输出端和所述的第一隔离反相器的输入端并接，所述的第二NMOS管的源极、所述的第四NMOS管的源极、所述的第一交叉耦合反相器的输出端、所述的第二交叉耦合反相器的输入端和所述的第二隔离反相器的输入端并接，所述的第五NMOS管的源极、所述的第七NMOS管的源极、所述的第九NMOS管的源极、所述的第十一NMOS管的源极和所述的第一隔离反相器的输出端并接，所述的第六NMOS管的源极、所述的第八NMOS管的源极、所述的第十NMOS管的源极、所述的第十二NMOS管的源极和所述的第二隔离反相器的输出端并接。