[发明专利]沟槽栅的形成方法有效

专利信息
申请号: 201210181083.X 申请日: 2012-06-04
公开(公告)号: CN103035500A 公开(公告)日: 2013-04-10
发明(设计)人: 刘继全 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/28 分类号: H01L21/28
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种沟槽栅的形成方法,包括步骤:在半导体衬底上形成第一介质层。形成多晶硅层。形成第二介质层。进行光刻刻蚀在沟槽栅区域形成多晶硅栅。进行多晶硅退火。淀积第三介质层。对第三介质层进行选择性刻蚀。进行选择性外延生长,在沟槽栅区域外的半导体衬底上形成半导体外延层,多晶硅栅的凹陷于半导体外延层中的部分组成沟槽栅。去除多晶硅栅顶部的第二介质层。本发明能消除沟槽栅中的空洞,能降低沟槽栅中的多晶硅的应力。
搜索关键词: 沟槽 形成 方法
【主权项】:
一种沟槽栅的形成方法,其特征在于,包括如下步骤:步骤一、在半导体衬底上形成第一介质层;步骤二、在所述第一介质层上形成多晶硅层;步骤三、在所述多晶硅层上形成第二介质层,所述第二介质层的组成材料和所述第一介质层的组成材料不同;步骤四、采用光刻工艺定义出沟槽栅区域,采用刻蚀工艺依次将沟槽栅区域外的所述第二介质层、所述多晶硅层和所述第一介质层去除,在所述沟槽栅区域保留的所述多晶硅层作为多晶硅栅,在所述沟槽栅区域保留的所述第一介质层作为所述多晶硅栅底部的栅介质层,在所述沟槽栅区域保留的所述第二介质层作为后续选择性外延生长的掩模;步骤五、对所述多晶硅栅进行退火;步骤六、在退火后的所述半导体衬底的正面淀积第三介质层,所述第三介质层的组成材料和所述第一介质层的组成材料相同,所述第三介质层覆盖于所述沟槽栅区域外的所述半导体衬底表面、所述多晶硅栅的侧壁表面和所述多晶硅栅顶部的所述第二介质层表面;步骤七、对所述第三介质层进行选择性刻蚀,刻蚀后,所述沟槽栅区域外的所述半导体衬底表面和所述多晶硅栅顶部的所述第二介质层表面的所述第三介质层被去除,所述多晶硅栅的侧壁表面的所述第三介质层保留并作为所述多晶硅栅侧面的栅介质层;步骤八、在所述第三介质层选择性刻蚀后进行选择性外延生长,该选择性外延生长在所述沟槽栅区域外的所述半导体衬底上形成半导体外延 层,该半导体外延层和所述多晶硅栅间由所述多晶硅栅侧面的栅介质层隔离;所述多晶硅栅的凹陷于所述半导体外延层中的部分组成沟槽栅,所述沟槽栅的深度等于所述半导体外延层的厚度;步骤九、去除所述多晶硅栅顶部的所述第二介质层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210181083.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top