[发明专利]NMOS金属栅电极的制作方法有效
| 申请号： | 201210189781.4 | 申请日： | 2012-06-11 |
| 公开（公告）号： | CN103489765A | 公开（公告）日： | 2014-01-01 |
| 发明（设计）人： | 张彬 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 牛峥;王丽琴 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种NMOS金属栅电极的制作方法：在半导体衬底表面形成栅极结构，栅极结构包括位于多晶硅替代栅极下方与半导体衬底接触的高介电常数栅氧化层和位于多晶硅替代栅极两侧的侧壁层；在栅极结构两侧的半导体衬底上进行N型掺杂形成源区和漏区；沉积层间介质层，所述层间介质层覆盖半导体衬底表面和栅极结构，对所述层间介质层进行化学机械研磨至显露出多晶硅替代栅极；去除预定部分多晶硅替代栅极，并在剩余多晶硅替代栅极表面外延形成具有压应力的锗化硅层，将横向张应力传递至源区和漏区之间的沟道区；去除剩余多晶硅替代栅极和外延形成的具有压应力的锗化硅层，在多晶硅替代栅极的位置沉积形成金属栅电极。从而准确对沟道施加应力。 | ||
| 搜索关键词： | nmos 金属 电极 制作方法 | ||
【主权项】：
一种NMOS金属栅电极的制作方法，该方法包括：在半导体衬底表面形成栅极结构，所述栅极结构包括位于多晶硅替代栅极下方与半导体衬底接触的高介电常数栅氧化层和位于多晶硅替代栅极两侧的侧壁层；在栅极结构两侧的半导体衬底上进行N型掺杂形成源区和漏区；沉积层间介质层，所述层间介质层覆盖半导体衬底表面和栅极结构，对所述层间介质层进行化学机械研磨至显露出多晶硅替代栅极；去除预定部分多晶硅替代栅极，并在剩余多晶硅替代栅极表面外延形成具有压应力compressive stress的锗化硅层，将横向张应力传递至源区和漏区之间的沟道区域；去除剩余多晶硅替代栅极和外延形成的具有压应力的锗化硅层，在多晶硅替代栅极的位置沉积形成金属栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210189781.4/，转载请声明来源钻瓜专利网。
- 上一篇：双层密封钢丝绳一次捻制方法及其装置
- 下一篇：一种节水洗衣机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
