[发明专利]一种集成电路的制作方法有效
| 申请号： | 201210189838.0 | 申请日： | 2012-06-08 |
| 公开（公告）号： | CN103489830A | 公开（公告）日： | 2014-01-01 |
| 发明（设计）人： | 潘光燃 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234 |
| 代理公司： | 北京中博世达专利商标代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种集成电路的制作方法，涉及集成电路制造领域，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。一种集成电路的制作方法，包括：在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；在栅氧化层、场氧化层和绝缘介质层图形上，形成第二多晶硅层图形，形成第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板;在所述有源区形成源漏区。 | ||
| 搜索关键词： | 一种 集成电路 制作方法 | ||
【主权项】：
一种集成电路的制作方法，其特征在于，包括：在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻，所述第一多晶硅层电阻包括第一多晶硅层低值电阻和第一多晶硅层高值电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形，所述第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；在所述有源区形成源漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210189838.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种背光模组、显示装置及其使用方法
- 下一篇：背光模块
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
