[发明专利]CMOS管的形成方法有效
| 申请号： | 201210226457.5 | 申请日： | 2012-07-02 |
| 公开（公告）号： | CN103531452A | 公开（公告）日： | 2014-01-22 |
| 发明（设计）人： | 三重野文健 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/8238 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种CMOS管的形成方法，包括：提供半导体衬底，半导体衬底包括NMOS区域和与其相隔PMOS区域，NMOS区域形成有第一伪栅极结构和第一源/漏区，PMOS区域形成有第二伪栅极结构和第二源/漏区，且PMOS区域的半导体衬底、第二源/漏区和第二伪栅极结构表面覆盖有第一掩膜层；以第一掩膜层为掩膜，形成覆盖第一源/漏区表面的第一金属硅化物层；形成第一金属硅化物层后，去除所述第一掩膜层；形成位于所述半导体衬底表面的层间介质层，层间介质层与第一伪栅极结构和第二伪栅极结构表面齐平；刻蚀层间介质层，暴露出部分第二源/漏区表面的开口；通过开口在第二源/漏区表面形成第二金属硅化物层。形成的CMOS管的性能稳定。 | ||
| 搜索关键词： | cmos 形成 方法 | ||
【主权项】：
一种CMOS管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和与其相隔PMOS区域，其中，所述NMOS区域的半导体衬底表面形成有第一伪栅极结构，位于所述第一伪栅极结构两侧的半导体衬底内形成有第一源/漏区，所述PMOS区域的半导体衬底表面形成有第二伪栅极结构，位于所述第二伪栅极结构两侧的半导体衬底内形成有第二源/漏区，且所述PMOS区域的半导体衬底、第二源/漏区和第二伪栅极结构表面覆盖有第一掩膜层；以所述第一掩膜层为掩膜，形成覆盖所述第一源/漏区表面的第一金属硅化物层；形成第一金属硅化物层后，去除所述第一掩膜层；形成位于所述半导体衬底表面的层间介质层，所述层间介质层与所述第一伪栅极结构和第二伪栅极结构表面齐平；刻蚀所述层间介质层，形成暴露出部分所述第二源/漏区表面的开口；通过所述开口在第二源/漏区表面形成第二金属硅化物层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210226457.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
