[发明专利]一种具有P+浮栅电极的非挥发性记忆体及其制备方法

摘要

本发明涉及一种具有P+浮栅电极的非挥发性记忆体及其制备方法，其半导体基板内的上部设有记忆体细胞；记忆体细胞包括PMOS访问晶体管、控制电容及编程电容；半导体基板内的上部设有若干隔离沟槽，隔离沟槽内设置有隔离介质以形成领域介质区域；记忆体细胞内的PMOS访问晶体管、控制电容及编程电容通过领域介质区域相互隔离；半导体基板的第一主面上淀积有栅介质层，所述栅介质层覆盖隔离沟槽的槽口并覆盖半导体基板的第一主面；PMOS访问晶体管、控制电容两侧隔离沟槽的顶角正上方均设置P+浮栅电极，所述P+浮栅电极位于栅介质层上，并与相应隔离沟槽的顶角相对应。本发明能与CMOS逻辑工艺兼容，提高数据保留时间，提高非挥发性记忆体的使用可靠性。

主权项

一种具有P+浮栅电极的非挥发性记忆体，包括半导体基板，所述半导体基板内的上部设有若干用于存储的记忆体细胞（100）；所述记忆体细胞（100）包括PMOS访问晶体管（110）、控制电容（120）及编程电容（130）；其特征是：所述半导体基板内的上部设有若干隔离沟槽（10），所述隔离沟槽（10）内设置有隔离介质以形成领域介质区域（14）；记忆体细胞（100）内的PMOS访问晶体管（110）、控制电容（120）及编程电容（130）通过领域介质区域（14）相互隔离；半导体基板的第一主面（32）上淀积有栅介质层（15），所述栅介质层（15）覆盖隔离沟槽（10）的槽口并覆盖半导体基板的第一主面（32）；PMOS访问晶体管（110）、控制电容（120）两侧隔离沟槽（10）的顶角（30）正上方均设置P+浮栅电极（20），所述P+浮栅电极（20）位于栅介质层（15）上，并与相应隔离沟槽（10）的顶角（30）相对应。