[发明专利]半导体器件制造方法在审
| 申请号： | 201210240530.4 | 申请日： | 2012-07-11 |
| 公开（公告）号： | CN103545208A | 公开（公告）日： | 2014-01-29 |
| 发明（设计）人： | 尹海洲;张珂珂 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构和栅极侧墙；在栅极堆叠结构和栅极侧墙两侧衬底上形成提升源漏区；在整个器件上沉积下层层间介质层，并且平坦化下层层间介质层以及栅极堆叠结构，直至暴露提升源漏区；在提升源漏区上选择性外延生长形成源漏外延区；在源漏外延区上形成上层层间介质层；刻蚀上层层间介质层直达源漏外延区，形成源漏接触孔；在源漏接触孔中形成金属硅化物。依照本发明的半导体器件制造方法，在传统的提升源漏基础上再次外延形成了高于栅极堆叠结构的提升源漏外延区，增大了源漏区面积从而减小了寄生电阻，有效提高了器件性能。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构和栅极侧墙；在栅极堆叠结构和栅极侧墙两侧衬底上形成提升源漏区；在整个器件上沉积下层层间介质层，并且平坦化下层层间介质层以及栅极堆叠结构，直至暴露提升源漏区；在提升源漏区上选择性外延生长形成源漏外延区；在源漏外延区上形成上层层间介质层；刻蚀上层层间介质层直达源漏外延区，形成源漏接触孔；在源漏接触孔中形成金属硅化物。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210240530.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种治疗腹型偏头痛综合征的中药
- 下一篇：一种分级制备黄芪提取物的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
