[发明专利]用于多核多处理器并行系统的全局时钟系统及其使用方法有效

专利信息
申请号: 201210244934.0 申请日: 2012-07-16
公开(公告)号: CN102799212A 公开(公告)日: 2012-11-28
发明(设计)人: 舒红霞;王继红 申请(专利权)人: 中船重工(武汉)凌久电子有限责任公司
主分类号: G06F1/12 分类号: G06F1/12
代理公司: 湖北武汉永嘉专利代理有限公司 42102 代理人: 王超
地址: 430074 湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种用于多核多处理器并行系统的全局时钟系统及其使用方法。所述全局时钟系统包括全局时钟子系统,多核多处理器并行系统的每个处理器节点上均设有全局时钟子系统,该子系统包括全局时钟同步模块、多核时钟设置模块和全局时钟中断服务模块。所述使用方法依次包括:设置主从处理器节点;系统初始化;禁止时基寄存器;创建核时钟设置单元,并开始时钟设置任务;等待所有处理器核上的时钟设置任务完成;若为主处理器节点,则发送全局硬件中断,否则进入下一步;对全局硬件中断进行处理;对系统资源进行回收。本发明使得多核多处理器并行系统具有统一的时间,并且在保证时间精度和误差的同时,又不影响系统性能。
搜索关键词: 用于 多核 处理器 并行 系统 全局 时钟 及其 使用方法
【主权项】:
用于多核多处理器并行系统的全局时钟系统,其特征在于:所述全局时钟系统包括全局时钟子系统,多核多处理器并行系统的每个处理器节点上均设有全局时钟子系统,该子系统包括全局时钟同步模块、多核时钟设置模块和全局时钟中断服务模块;全局时钟同步模块用于系统初始化,回收系统资源,禁止时基寄存器,创建多核时钟设置模块,以及产生全局硬件中断;多核时钟设置模块,用于设置该模块所在处理器节点上的所有处理器核的时基寄存器;全局时钟中断服务模块,用于处理全局时钟同步模块发出的全局硬件中断。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中船重工(武汉)凌久电子有限责任公司,未经中船重工(武汉)凌久电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210244934.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top