[发明专利]全速多端口存储器阵列测试方法及设备

摘要

本申请涉及全速多端口存储器阵列测试方法及设备。通过在处理器操作频率下同时经由两个或两个以上写入端口将数据写入到多端口存储器阵列及/或同时经由两个或两个以上读取端口从所述阵列读取数据来测试所述多端口存储器阵列。可循序地或并行地执行对从所述阵列读取的数据与写入到所述阵列的数据的比较。在正常处理器操作期间，有效地停用比较器电路。通过同时经由多个端口写入及/或读取数据，可暴露潜在的电边际。此外，在半导体制造测试期间，使用多个写入端口来写入测试模式及使用多个读取端口来读取所述模式会显著减少测试时间。

主权项

一种方法，其包含：在测试模式期间：在第一时间经由第一专用写入端口将第一数据模式写入到存储器阵列中的第一地址，且同时经由第二专用写入端口将第二数据模式写入到所述存储器阵列中的第二地址，其中通过耦合到所述第一专用写入端口和所述第二专用写入端口的公共测试控制器写入所述第一数据模式和所述第二数据模式；及在与所述第一时间不同的第二时间经由第一专用读取端口从所述存储器阵列的所述第一地址读取所述第一数据模式，且同时经由第二专用读取端口从所述存储器阵列的所述第二地址读取所述第二数据模式，通过所述第一专用读取端口和所述第二专用读取端口的同时读取暴露了所述存储器阵列中通过一次经由一个读取端口从所述存储器阵列读取而未能暴露的潜在的电边际；及在非测试模式期间：在第一比较器的数据输入处接收常数数据模式。