[发明专利]过零检测电路

摘要

本发明公开了一种过零检测电路，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管以及第一NPN管、第二NPN管和第一电阻、第二电阻。本发明的检测电路没有在系统的主电流回路中添加额外的器件，降低了功耗；其次不需要运算放大器作辅助，简化了电路结构；同时采用的器件数目较少，有效地减小了芯片面积，而且该检测电路不需要片外检测电阻，可以完全片上集成，降低了对外部PCB板的面积要求，提高了系统集成度。

主权项

一种过零检测电路，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管以及第一NPN管、第二NPN管和第一电阻、第二电阻，具体连接关系如下：第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极接外部的电源电压；第一PMOS管的栅极和漏极与第四PMOS管的栅极相连并与第一NPN管的集电极相连接；第二PMOS管的漏极和第二NPN管的集电极相连接；第一NPN管基极和第二NPN管的基极相连接；第一电阻的一端与第一NPN管的发射极相连，另一端与第一NMOS管和第二NMOS管的源极相连接；第二电阻的一端与第二NPN管的发射极和第一NMOS管的漏极连接，另一端与第三NMOS管的源极相连；第一NMOS管和第三NMOS管的栅极分别接外部两个反相的逻辑控制信号，第三NMOS管的漏极作为所述过零检测电路的输入端，第二NMOS管的栅极和漏极分别接电源电压和地电位；第二PMOS管的栅极与第三PMOS管的栅极和漏极以及第四NMOS的漏极相连接；第四NMOS管的栅极与第五NMOS管的栅极和漏极以及第六NMOS管的栅极相连接，外部偏置电流从第五NMOS管的漏极流入；第四NMOS管、第五NMOS管和第六NMOS管的源极均接地电位；第六NMOS管的漏极和第四PMOS管的漏极相连接作为所述过零检测电路的输出端。