[发明专利]一种模减法器

摘要

本发明公开了一种模(2n+1)减法器，具体包括：n位反相器，第一一位反相器，第二一位反相器，二输入与非门，二输入或非门，第一n位二进制加法器和第二n位二进制加法。本发明的模(2n+1)减法器通过两个减数的最高位简单逻辑运算产生预先修正信号，从而实现在第一次加法时就进行相应的修正处理，并在第二次修正时采用两个减数的最高位产生的修正控制信号，从而减少了减法器运算结果的修正次数，从三次减少为二次，从而减少了模(2n+1)减法器所耗费的资源，并提高了运算速度。

主权项

1.一种模(2ⁿ+1)减法器，包括：n位反相器，第一一位反相器，第二一位反相器，二输入与非门，二输入或非门，第一n位二进制加法器和第二n位二进制加法；设A和B为所述模(2ⁿ+1)减法器的输入，其中，A为被减数，B为减数，共有n+1位，分别为[n:0]，Y为所述模(2ⁿ+1)减法器的输出，共有n+1位，为[n:0]，其中A[u:v]，B[u:v]和Y[u:v]分别表示A、B和Y的第v位到第u位对应的数，具体连接关系如下：所述n位反相器的输入端用于输入所述模(2ⁿ+1)减法器的输入减数B的低n位，即B[n-1:0]，所述n位反相器的输出为所述第一一位反相器的输入端用于输入所述模(2ⁿ+1)减法器的减数B的最高位，即B[n]，所述第一一位反相器的输出为所述二输入与非门的两个输入端分别用于输入所述模(2ⁿ+1)减法器的被减数A的最高位A[n]和第一一位反相器的输出所述二输入与非门的输出为T；所述二输入或非门的两个输入端分别用于输入所述模(2ⁿ+1)减法器的被减数A的最高位A[n]和第一一位反相器的输出所述二输入或非门的输出为W；所述第一加法器的加数输入端用于输入所述模(2ⁿ+1)减法器的被减数A的低n位A[n-1:0]和n位反相器的输出所述第一加法器的进位输入端用于输入所述二输入与非门的输出T，所述第一加法器的输出端用于输出R[n:0]；所述第二一位反相器的输入端用于输入所述第一加法器的输出R[n:0]的最高位，即R[n]，所述第二一位反相器的输出为所述第二加法器的加数输入端用于输入所述第一加法器的输出R[n:0]的低n位R[n-1:0]和第二一位反相器的输出所述第二加法器的进位输入端用于输入所述二输入或非门的输出W，所述第二加法器的输出端用于输出Y[n:0]，即为所述模(2ⁿ+1)减法器的输出。