[发明专利]基于高速串行总线的DMA结构的pipeline读写方法有效
| 申请号： | 201210283510.5 | 申请日： | 2012-08-10 |
| 公开（公告）号： | CN102841871A | 公开（公告）日： | 2012-12-26 |
| 发明（设计）人： | 张庆敏;张衡;胡刚;宋君 | 申请（专利权）人： | 无锡众志和达存储技术股份有限公司 |
| 主分类号： | G06F13/28 | 分类号： | G06F13/28 |
| 代理公司： | 北京中恒高博知识产权代理有限公司 11249 | 代理人： | 宋敏 |
| 地址： | 214122 江苏省无锡市新*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于高速串行总线的DMA结构的pipeline读写方法，主机通过DCR设置DMA寄存器，TX状态机根据设置依次循环发送读描述符，读数据和写描述符请求，然后由端口状态机控制完成上述各种请求，端口状态机通过LIS总线发出读或写操作，端口状态机发送多个读描述符与读数据操作通过LIS总线处理，该LIS总线将所述多个读请求依次顺序发出，然后LIS总线依次接受数据，端口状态机将收到的数据分别更新到寄存器文件或发送到streamLink接口；同时，RX状态机根据设置依次循环发送读描述符，写数据和写描述符请求，然后端口状态机控制完成各种请求，所述端口状态机通过LIS总线发出读或写操作。 | ||
| 搜索关键词： | 基于 高速 串行 总线 dma 结构 pipeline 读写 方法 | ||
【主权项】：
一种基于高速串行总线的DMA结构的pipeline读写方法，其特征在于，包括写操作和读操作： 所述读操作具体步骤如下：主机通过DCR设置DMA寄存器，TX状态机根据所述DMA寄存器设置依次循环发送读描述符，读数据和写描述符请求，然后由端口状态机控制完成上述各种请求，所述端口状态机通过LIS总线发出读或写操作，所述LIS总线读写操作具体如下：所述端口状态机发送多个读描述符与读数据操作通过LIS总线处理，该LIS总线将所述多个读请求依次顺序发出，然后LIS总线依次收到数据1、数据2直至数据n，所述端口状态机将收到的数据分别更新到寄存器文件或发送到streamLink接口；在主机设置DCR寄存器的同时，RX状态机根据所述DMA寄存器设置依次循环发送读描述符，写数据和写描述符请求，然后端口状态机控制完成上述各种请求，所述端口状态机通过LIS总线发出读或写操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡众志和达存储技术股份有限公司，未经无锡众志和达存储技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210283510.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种应用于MSD中的高压连接器
- 下一篇：材料塞贝克系数的测试平台
