[发明专利]半导体器件制造方法在审
申请号: | 201210295965.9 | 申请日: | 2012-08-17 |
公开(公告)号: | CN103594372A | 公开(公告)日: | 2014-02-19 |
发明(设计)人: | 秦长亮;殷华湘 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种具有梯形源漏区域的晶体管制造方法。在本发明的方法中,采用第一间隙壁和第二间隙壁形成了复合间隙壁,其中,第二间隙壁的厚度大于第一间隙壁的厚度,通过腐蚀第二间隙壁正下方的部分或全部第一间隙壁材料层,暴露出符合间隙壁下方的衬底表面,然后以各向异性湿法腐蚀工艺腐蚀衬底,形成了梯形源漏区域沟槽,继而通过外延工艺形成梯形源漏区域。本发明的梯形源漏区域具有足够大的体积以向沟道提供应力同时也不会存在源漏穿通的风险。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件制造方法,用于制造具有梯形源漏区域的晶体管,其特征在于包括如下步骤:提供半导体衬底,在该半导体衬底上形成STI结构,并进行阱区注入;形成栅极绝缘层、栅极,定义栅极图形;全面性地沉积第一间隙壁材料层,其覆盖在所述栅极的顶部、所述栅极和所述栅极绝缘层的侧壁、所述半导体衬底上;全面性地沉积第二间隙壁材料层,其覆盖在第一间隙壁材料层上;自对准地刻蚀所述第二间隙壁材料层,仅保留位于所述栅极和所述栅极绝缘层侧面的部分第二间隙壁材料层,从而形成第二间隙壁;去除暴露出的所述第一间隙壁材料层,包括去除位于所述第二间隙壁正下方的第一间隙壁材料层的部分或全部,形成第一间隙壁,从而使得所述第二间隙壁正下方的所述半导体衬底的表面部分或全部暴露出;所述第一间隙壁具有第一厚度,所述第二间隙壁具有第二厚度,第二厚度大于第一厚度;通过各向异性湿法腐蚀,腐蚀暴露出的所述半导体衬底,从而形成梯形形状的源漏区域凹槽;在所述源漏区域凹槽中外延形成梯形源漏区域,其向晶体管沟道区域提供应力。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210295965.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造