[发明专利]高速数据处理器无效
| 申请号： | 201210299769.9 | 申请日： | 2012-08-22 |
| 公开（公告）号： | CN103631170A | 公开（公告）日： | 2014-03-12 |
| 发明（设计）人： | 高文武;黄云全;李培;刘德伟;沈仁华;杜鹰 | 申请（专利权）人： | 成都爱斯顿测控技术有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 成都行之专利代理事务所(普通合伙) 51220 | 代理人： | 谢敏 |
| 地址： | 610000 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 发明公开了一种高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。本发明的有益效果：采用FPGA控制处理两片处理器的输入端口，该FPGA有多个高速数据通道和予处理能力，采用双处理器使得本装置的数据处理能力大大增强，使得本装置能够广泛用于雷达前端、高速数据采集等领域。 | ||
| 搜索关键词： | 高速 数据 处理器 | ||
【主权项】：
高速数据处理器，其特征在于，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有多个信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都爱斯顿测控技术有限公司，未经成都爱斯顿测控技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210299769.9/，转载请声明来源钻瓜专利网。
- 上一篇：变幅油缸缸筒和缸底焊接辅助装置
- 下一篇：一种易剥离的微型分支光缆
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
