[发明专利]一种基于FPGA的S模式ADS_B系统的纠检错方法

摘要

本发明涉及一种基于FPGA的S模式ADS_B系统的纠检错方法，它包括以下步骤：S1.系统检测初始化；S2.参考功率值计算；S3.位的提取和置信度判定；S4.消息纠检错；本发明的有益效果：可以在外界干扰的情况下，对接收到的ADS_B消息，用基于FPGA的硬件处理进行有效的比特位提取，并对其进行纠错检错，为接下来的消息解码工作做出铺垫。

主权项

一种基于FPGA的S模式ADS_B系统的纠检错方法，其特征在于包括以下步骤：S1. 系统检测初始化，对ADS_B系统中数据参数、门限值进行初始化配置；S2 . 参考功率值的确定；S21. 若一个采样点的功率值大于门限值，其随后连续的3个以上采样点的功率值都在门限值以上，那么采样点的位置为一个有效脉冲位置；S22. 有效脉冲位置内的某一个采样点与前一个采样点之间的功率差大于门限值，且与后一个采样点之间的功率差小于门限值，那么可判定此采样点处于一个脉冲上升沿上； S23. 若系统检测到4个脉冲具有0μs、1.0μs、3.5μs、4.5μs的时序，且这4个位置处有效脉冲的上升沿个数不少于2个，则认定这4个脉冲是ADS_B消息的前导报头脉冲；S24. 在前导报头脉冲的每个上升沿后选择3个采样点，组成一个采样点集合，采样率10点/μs；S25. 分别对每一个采样点找出2dB摆幅内的其他采样点，并计算其他采样点的数目，找出该数目的最大值，如果最大值唯一，那么该最大值对应采样点的功率值就是报头的参考功率值，如果最大值有两个以上，那么计算产生该最大值对应的采样点的功率平均值，作为报头的参考功率值；S3. 位的提取和置信度分析；S31. ADS_B消息采用PPM编码方式，每个比特位由chip1和chip2两部分组成，chip1表示比特位的前半比特，chip2表示比特位的后半比特，对接收到的数据进行采样，每个比特位上采样点数为2N，每个chip上的采样点数为N；S32. 对消息数据中每个比特位的采样点，依次求出采样点功率值在参考功率值正负3dB范围之内的采样点，chip1中采样点用集合chip1_A 表示，chip2中采样点用集合chip2_A表示 ；S33. 对每个比特位的采样点，依次求出采样点功率值比参考功率值小6dB以上的采样点，chip1中采样点用集合chip1_B表示，chip2中采样点用集合chip2_B表示；S34. 对集合chip1_A、chip2_A、chip1_B、chip2_B中的采样点进行加权运算，对每个chip中，边沿采样点的权重值定为1，其余采样点的权重值定为2，得到的权重累加值分别记为w_chip1­_A，w_chip2_A, w_chip1_B, w_chip2_B;S35. 通过以下公式（1）和（2），计算score1和score2：score1 = w_chip1_A ‑ w_chip2A + w_chip2_B – w_chip1_B    （1）score2 = w_chip2_A ‑ w_chip1_A + w_chip1_B – w_chip2_B   （2）S36.比较score1和score2，若score1大于score2，则该比特位的值为‘1’，否则该比特位的值为‘0’；若score1、score2的两个值的差大于或等于3，则判定该比特位为高置信度位，否则为低置信度位； S4.消息纠检错；S41. 消息数据中，若步骤S46所得到的低置信度位有M个，若M大于5，则认为误码太多，须丢弃数据；若M小于或等于5，则每次只对一个低置信度位，置‘0’；并将其余所有数据比特位，置‘1’；共组成M组数据，将每组数据依次通过CRC电路，输出为每个低置信度位所对应的位校正子；S42. 将ADS_B消息数据，经过CRC电路，输出错误校正子，若错误校正子全为0，则表示消息数据传输正确，若错误校正子不全为0，则表示消息数据传输错误；S43. 遍历低置信度位对应位校正子的所有的组合，对每个组合中的位校正子，进行异或相加，得到该组合中所有位校正子的组合校正子；S44. 将一个组合校正子与错误校正子进行比较，若相等，则对该组合中所有位校正子对应的低置信度位取反，实现纠错；若不相等，将其他组合校正子与错误校正子的比较，直到相等；若在所有的组合校正子与错误校正子的比较中，均不相等，则认为这组ADS_B数据误码位太多，丢弃数据。