[发明专利]半导体装置及其制造方法无效
申请号: | 201210310956.2 | 申请日: | 2012-08-28 |
公开(公告)号: | CN103295907A | 公开(公告)日: | 2013-09-11 |
发明(设计)人: | 武舍裕太;酒井隆行;奥村秀树;河野孝弘 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 徐殿军 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 实施方式提供一种具备通过自对准而形成的沟槽栅构造的半导体装置及其制造方法。实施方式的半导体装置的制造方法具备:在并排设置于半导体层的多个沟槽的内面形成第一绝缘膜的工序;隔着所述第一绝缘膜形成控制电极的工序;以及形成设置在所述控制电极之上的第二绝缘膜的工序,该第二绝缘膜的上表面处于比沿着所述沟槽的壁面延伸的所述第一绝缘膜的上端靠下的位置。还具备将所述半导体层蚀刻到所述控制电极的所述上端的附近的深度的工序;以及形成第一半导体区域的工序。而且具备:形成导电膜,并在所述第一半导体区域的上部形成第二半导体区域的工序;以及回蚀所述导电层并形成接触孔的工序。 | ||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
【主权项】:
一种半导体装置的制造方法,其特征在于,具备:在并排设置于第一导电型的半导体层的多个沟槽的内面,形成第一绝缘膜的工序;在所述沟槽的各自的内部,隔着所述第一绝缘膜形成控制电极的工序;在所述沟槽的各自的内部,形成设置在所述控制电极之上的第二绝缘膜的工序,该第二绝缘膜的上表面处于比沿着所述沟槽的壁面延伸的所述第一绝缘膜的上端靠下的位置;将相邻的所述沟槽之间的所述半导体层,蚀刻到所述控制电极的所述上端的附近的深度的工序;形成从所述半导体层的表面到达所述控制电极的上端和所述控制电极的下端之间的深度的第二导电型的第一半导体区域的工序;形成覆盖所述第一绝缘膜、所述第二绝缘膜及所述第一半导体区域的第一导电型的导电层,并形成在所述第一半导体区域的上部扩散了第一导电型的杂质的第二半导体区域的工序;以及对所述导电层进行回蚀,并在所述第二半导体区域的所述表面形成接触孔的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210310956.2/,转载请声明来源钻瓜专利网。
- 上一篇:系统级封装型半导体装置
- 下一篇:热室
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造