[发明专利]包含双边沿触发器的数字集成电路设计方法

摘要

本申请公开了一种包含双边沿触发器的数字集成电路设计方法，通过对设计输入、逻辑综合、门级与RTL级形式验证、逻辑优化、优化前后门级形式验证、布局布线等步骤的更新，使得双边沿触发器真正融入到数字集成电路的设计方法之中。这对于提升数字集成电路的处理速度、或者降低数字集成电路的功耗方面，都具有重大意义。

主权项

一种包含双边沿触发器的数字集成电路设计方法，包含设计输入、逻辑综合、门级与RTL级形式验证、逻辑优化、优化前后门级形式验证、布局布线的步骤；其特征是：在设计输入时，RTL级电路描述文件中只采用单边沿触发器；在逻辑综合后，对生成的综合后第一门级网表文件中的单边沿触发器部分或全部地改为双边沿触发器，生成综合后第二门级网表文件；同时在门级单元库文件中增加双边沿触发器的门结构，在门级单元库描述文件中增加双边沿触发器的描述；在门级与RTL级形式验证时，对综合后第一门级网表文件与RTL级电路描述文件进行形式验证；在逻辑优化时，对综合后第二门级网表文件进行逻辑优化；在优化前后门级形式验证之前，先将门级单元库描述文件中的双边沿触发器的描述改为与单边沿触发器一致，再对优化后门级网表文件与综合后第二门级网表文件进行形式验证，再将门级单元库描述文件中的双边沿触发器的描述恢复原样；在布局布线之前，先在版图级单元库文件中增加双边沿触发器的版图单元结构、和ROW（排）描述，再进行布局布线；在布局布线时，所生成的时钟树包括了双边沿触发器的版图单元结构之内的线延迟、和两路复用器的延迟。