[发明专利]具有超薄源区的槽栅VDMOS器件的制备方法无效

专利信息
申请号: 201210316793.9 申请日: 2012-08-31
公开(公告)号: CN102832134A 公开(公告)日: 2012-12-19
发明(设计)人: 任敏;张灵霞;邓光敏;张蒙;赵起越;李泽宏;张金平;张波 申请(专利权)人: 电子科技大学
主分类号: H01L21/336 分类号: H01L21/336
代理公司: 成都行之专利代理事务所(普通合伙) 51220 代理人: 温利平
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 具有超薄源区的槽栅型VDMOS的制备方法,属于半导体器件与工艺制造领域。借助斜角度离子注入技术,仅利用2张光刻版即可实现具有超薄源区的VDMOS器件,节约了制造成本,且超薄源区的形成不受光刻精度的制约,可以做得极窄,从而能够有效防止槽栅VDMOS器件中寄生BJT晶体管的开启,提高器件的抗UIS失效能力。
搜索关键词: 具有 超薄 vdmos 器件 制备 方法
【主权项】:
具有超薄源区的槽栅VDMOS器件的制备方法,包括以下顺序步骤:步骤1:在第一导电类型半导体掺杂衬底(l)表面生长第一导电类型半导体掺杂外延层(2);步骤2:在第一导电类型半导体掺杂外延层(2)上依次进行掺杂浓度较低的第二导电类型半导体体区(3)和掺杂浓度较高的第二导电类型半导体掺杂接触区(4)的离子注入,并进行高温推结;步骤3:设计第一张光刻版,利用第一张光刻版刻蚀掉目标槽区的第二导电类型半导体掺杂接触区(4)和第二导电类型半导体体区(3),露出第一导电类型半导体掺杂外延层(2);步骤4:对经步骤3所得到的结构表面进行氧化,形成一层薄的栅氧化层(5);栅氧化氧化层(5)覆盖在包括槽型区域在内的整个结构的表面,然后在栅氧化层(5)表面淀积一层多晶硅,多晶硅的厚度要保证能够填满槽型区域;步骤5:对步骤4淀积的多晶硅进行整体刻蚀,使第二导电类型半导体掺杂接触区(4)完全露出且第二导电类型半导体体区(3)刚好不露出,形成多晶硅槽栅(6);步骤6:对步骤5所得硅片结构表面进行第一导电类型杂质的离子注入,由于栅氧化层很薄,高能量的离子能够穿透栅氧化层;注入时,需采用斜角注入方式,且离子注入机台应具有旋转功能,以保证槽区侧壁都能被注入离子;注入后将在第二导电类型半导体掺杂接触区(4)表面以及槽区侧壁形成“倒U型”的第一导电类型半导体掺杂源区(7);步骤7:在步骤6所得硅片结构表面淀积钝化层,并进行回流,最终形成平整的钝化层(8);步骤8:对步骤7所得钝化层进行整体刻蚀,露出“倒U型”第一导电类型半导体掺杂源区(7),此时多晶硅栅(6)的顶部还留有钝化层;步骤9:刻蚀“倒U型”第一导电类型半导体掺杂源区(7),刻蚀深度应使得“倒U型”第一导电类型半导体掺杂源区(7)的顶端全部被刻蚀掉,露出第二导电类型半导体掺杂接触区(4);步骤10:在步骤9所得硅片结构正面淀积一层金属铝,形成电极接触,然后使用第二张光刻版,对正面的金属进行刻蚀,形成源极金属(9);步骤11:对步骤10所得硅片结构背面进行减薄,然后沉积漏极金属,得到具有超薄源 区的槽栅VDMOS器件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210316793.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top