[发明专利]一种FPGA专用配置存储器多版本码流存储电路架构

摘要

一种FPGA专用配置存储器多版本码流存储电路架构，包括版本选择寄存器201、版本标识寄存器组202、同或逻辑203、数据存储块阵列204和多路选择器205。本发明将数据存储阵列由传统的只能存储一个版本的设计码流改进为可存储多个版本设计码流的数据存储块阵列，码流版本的选择可使用外部版本选择端口或者内部可编程版本选择控制位进行。采用本发明FPGA专用配置存储器可以将单个设计码流存储在一个数据存储块中，容量较大的设计码流可以跨越多个数据存储块存储，甚至可以通过配置存储器级联的方式跨越多个配置存储器存储；采用此电路架构的FPGA专用配置存储器支持在线系统多版本码流存储，这极大提升了面向FPGA配置应用的灵活性。

主权项

一种FPGA专用配置存储器多版本码流存储电路架构，其特征在于包括：版本选择寄存器201、版本标识寄存器组202、同或逻辑203、数据存储块阵列204和多路选择器205；版本选择寄存器201：用于存储配置存储器内部的可编程版本选择控制位，位宽为m，m为大于1的整数；版本标识寄存器组202：用于标识数据存储块阵列204中各存储块对应的版本信息；所述版本标识寄存器组202包含n组位宽为m的版本标识寄存器A_0～A_n‑1，n为大于1的整数；同或逻辑203包含n组同或门B_0～B_n‑1，第i个同或门将多路选择器205输出的位宽为m的数据与第i个版本标识寄存器并行输出的位宽为m的数据进行同或运算，并将运算结果输出给数据存储块阵列204中的第i个存储块作为该存储块的输出使能信号；所述i为整数，取值范围为1～n；数据存储块阵列204用于存储FPGA设计码流，包含n组相互独立的可擦写存储块，各存储块均支持写保护功能，每个存储块的存储容量为8M位；多路选择器205的信号选择端与外部输入的使能选择信号相连，多路选择器205的一个输入端与外部输入的位宽为m的版本选择信号相连，另一个输入端与版本选择寄存器201输出的位宽为m的可编程版本选择控制位相连。