[发明专利]一种支持多芯片架构的基带信号处理器及其处理方法

摘要

本发明提出一种支持多芯片架构的基带信号处理器，包括主控制单元；射频接口单元；数据分集单元，用于各个基带信号处理器之间的数据交换、控制参数、反馈参数的收集打包和拆包分发；芯片互联接口单元，用于基带信号处理器间的高速数据交换和必要的握手信号的交互；符号级处理单元；FFT校正单元，基于FFT的时间抽取算法，对分块处理的FFT数据进行校正，获得高阶快速傅立叶变换结果；码块级处理单元；存储器单元。本发明还提出一种用于上述基带信号处理器的处理方法。本发明在传统基带信号处理器的结构上增加部分处理单元，可以在增加很少处理资源和处理开销的代价下，采用多芯片架构的方式来构建高带宽的基带信号处理器。

主权项

一种支持多芯片架构的基带信号处理器，其特征在于，所述基带信号处理器包括：1.1，主控制单元，用于控制调度基带信号处理器中的各个单元，通信协议消息处理，以及控制外设单元；1.2，射频接口单元，与数据分集单元相连，用于和外部的射频设备进行通信，向射频设备提供需要发送的基带采样数据，接收射频设备输出的基带采样数据；1.3，数据分集单元，与芯片互联接口单元、射频接口单元和符号级处理单元相连，用于各个基带信号处理器之间的交换数据、控制参数、反馈参数的收集打包和拆包分发，所述交换数据包括射频接口单元和符号级处理单元之间的基带采样数据，符号级处理单元和快速傅立叶变换校正单元之间的时域、频域数据，以及码块级处理单元的输入输出数据；所述交换数据在各个基带信号处理器之间被交换；1.4，芯片互联接口单元，与所述数据分集单元相连，用于基带信号处理器间的高速数据交换和必要的握手信号的交互；1.5，符号级处理单元，与所述数据分集单元和快速傅立叶变换校正单元相连，用于完成基带符号级的处理，所述处理包括上行链路的载波映射、多天线发送处理、反快速傅立叶变换、增益控制、成形滤波，以及下行链路的去直流、频偏纠正、快速傅立叶变换、多天线接收处理、载波解映射；1.6，快速傅立叶变换校正单元，连接于所述符号级处理单元和码块级处理单元之间，用于基于FFT的时间抽取算法，对分块处理的快速傅立叶变换数据进行校正，获得高阶快速傅立叶变换结果；1.7，码块级处理单元，与所述快速傅立叶变换校正单元相连，用于完成信道数据块的处理，所述处理包括上行链路的加扰、信道编码、调制映射、码扩、扩频、信道合成，以及下行链路的信道估计、信道检测、频偏纠正、调制解映射、信道译码、解扰；1.8，存储器单元，用作数据分集单元、符号级处理单元、快速 傅立叶变换校正单元、码块级处理单元之间的数据交换缓存。