[发明专利]一种单片电平生成集成电路

摘要

本发明公开了一种单片电平生成集成电路。该电路包括差动放大电路和输出级；所述差动放大电路包括P型第一MOS管、第二MOS管，N型第四MOS管、第五MOS管、第六MOS管；所述输出级包括P型第三MOS管，N型第七MOS管、第八MOS管、第九MOS管。该专用的单片电平生成集成电路能够生成精度较高也较稳定的电平。

主权项

一种单片电平生成集成电路，包括差动放大电路和输出级，其特征在于：所述差动放大电路包括P型第一MOS管（M1）、第二MOS管（M2），N型第四MOS管（M4）、第五MOS管（M5）、第六MOS管（M6）；所述输出级包括P型第三MOS管（M3），N型第七MOS管（M7）、第八MOS管（M8）、第九MOS管（M9）；差动放大器的第一MOS管（M1）的漏极、源极和栅极分别连接到第四MOS管（M4）的漏极、递升电压（VPP）以及第二MOS管（M2）的栅极和第一MOS管（M1）的漏极；第二MOS管（M2）的漏极、源极和栅极分别连接到第五MOS管（M5）的漏极、递升电压（VPP）和第一MOS管（M1）的栅极；第四MOS管（M4）的漏极、源极和栅极分别连接到第一MOS管（M1）的漏极、第六MOS管（M6）的漏极以及第八MOS管（M8）的源极和第九MOS管（M9）的漏极；第五MOS管（M5）的漏极、源极和栅极分别连接到第二MOS管（M2）的漏极、第六MOS管（M6）的漏极和偏移电压（Voffset）；第六MOS管（M6）的漏极、源极和栅极分别连接到第四MOS管（M4）和第五MOS管（M5）的源极、内电源电压（VBB）以及偏压（Bias）； 所述输出级的第三MOS管（M3）的漏极、源极和栅极分别连接到第七MOS管（M7）的漏极、外电源电压（VDD）和第二MOS管（M2）的漏极；第七MOS管（M7）的漏极、源极和栅极分别连接到第三MOS管（M3）的漏极、第八MOS管（M8）的漏极和第七MOS管（M7）的漏极；第八MOS管（M8）的漏极、源极和栅极分别连接到第七MOS管（M7）的源极、第九MOS管（M9）的漏极和第八MOS管（M8）的漏极；第九MOS管（M9）的漏极、源极和栅极分别连接到第八MOS管（M8）的源极、内电源电压（VBB）和偏压（Bias）；电平输出（VHL）连接第三MOS管（M3）的漏极、第七MOS管（M7）的漏极和栅极。