[发明专利]内存地址映射处理方法及多核处理器有效
| 申请号： | 201210349302.0 | 申请日： | 2012-09-19 |
| 公开（公告）号： | CN103678155B | 公开（公告）日： | 2016-12-21 |
| 发明（设计）人： | 崔泽汉;陈明宇;陈明扬;阮元 | 申请（专利权）人： | 华为技术有限公司;中国科学院计算技术研究所 |
| 主分类号： | G06F12/06 | 分类号： | G06F12/06 |
| 代理公司： | 北京同立钧成知识产权代理有限公司11205 | 代理人： | 刘芳 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明实施例提供一种内存地址映射处理方法及多核处理器，方法包括多核处理器交替访问内存系统的物理地址中各组第一地址和第二地址，获取与每组第一地址和第二地址对应的第一平均访问延迟，第一地址与第二地址只在相同的两个地址位上对应的取值不同且两个地址位为物理地址各地址位中除行地址位和列地址位之外的地址位；多核处理器根据各第一平均访问延迟，确定物理地址的存储体地址位。本发明实施例提供的内存地址映射处理方法及多核处理器可以方便的获取物理地址到内存系统的存储体bank的地址映射关系，进而可以使用获取的bank地址的映射关系将bank partition应用于实体计算机内存系统，以避免多核处理器共享bank干扰。 | ||
| 搜索关键词： | 内存 地址 映射 处理 方法 多核 处理器 | ||
【主权项】：
一种内存地址映射处理方法，其特征在于，包括：多核处理器交替访问内存系统的物理地址中各组第一地址和第二地址，获取与每组第一地址和第二地址对应的第一平均访问延迟，所述第一地址与所述第二地址只在相同的两个地址位上对应的取值不同且所述两个地址位为所述物理地址各地址位中除行地址位和列地址位之外的地址位；多核处理器根据各第一平均访问延迟，确定所述物理地址的存储体地址位，具体包括：多核处理器根据访问延迟时间长短，对所述第一平均访问延迟进行分组；若所述第一平均访问延迟被分为多个组，则将访问延迟时间最长的一组对应的所述两个地址位异或处理为第一集合，确定所述物理地址的所述存储体地址位包括所述第一集合以及所述物理地址各地址位中除所述行地址位、所述列地址位和所述延迟时间最长的一组对应的所述两个地址位之外的所有地址位；若所述第一平均访问延迟被分为一个组，则确定所述物理地址的所述存储体地址位包括所有所述两个地址位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司;中国科学院计算技术研究所，未经华为技术有限公司;中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210349302.0/，转载请声明来源钻瓜专利网。
