[发明专利]用于DRAM的中间电路和方法有效
| 申请号： | 201210366774.7 | 申请日： | 2012-09-28 |
| 公开（公告）号： | CN103700393A | 公开（公告）日： | 2014-04-02 |
| 发明（设计）人： | 胡倩;杨浩;李宇飞;魏巍 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 周良玉;于静 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于隐藏DRAM的刷新冲突的中间电路和方法。中间电路连接在工作于第一时钟CLK1的用户接口和工作于第二时钟CLK2的DRAM之间，并包括：第一控制电路，基于第二时钟产生命令输出使能信号CON，数据读取使能信号DRN和刷新使能信号REFN，其中信号CON具有的第一状态和第二状态的时长的比例等于CLK2/(CLK1-CLK2)，信号REFN与信号CON状态相反，用于DRAM的刷新；命令缓冲器，存储从用户接口接收的存取命令，并响应于信号CON的第一状态将存储的存取命令输出到DRAM；数据缓冲器，响应于信号DRN的第一状态从DRAM读取数据，并将读取的数据输出到所述用户接口。利用本发明实施例的中间电路和方法，可以隐藏DRAM中的刷新冲突，从而在用户接口处将获得固定的存取延迟。 | ||
| 搜索关键词： | 用于 dram 中间 电路 方法 | ||
【主权项】：
一种用于DRAM的中间电路，连接在用户接口和DRAM之间，所述用户接口以第一时钟传送存取命令，所述DRAM工作于第二时钟并通过刷新控制器进行刷新，其中所述第一时钟的时钟周期CLK1大于第二时钟的时钟周期CLK2，所述中间电路包括：第一控制电路，基于所述第二时钟产生命令输出使能信号CON，和刷新使能信号REFN，其中命令输出使能信号CON具有第一状态和第二状态，第一状态和第二状态的时长的比例等于CLK2/(CLK1‑CLK2)，所述刷新使能信号REFN与所述命令输出使能信号CON状态相反，并被用于所述刷新控制器；命令缓冲器，配置为存储从用户接口接收的所述存取命令，并在所述命令输出使能信号CON处于第一状态时将存储的存取命令输出到所述DRAM；数据缓冲器，配置为从所述DRAM读取数据，并将读取的数据输出到所述用户接口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210366774.7/，转载请声明来源钻瓜专利网。
