[发明专利]分立栅存储器件及其形成方法有效
申请号: | 201210378507.1 | 申请日: | 2012-09-29 |
公开(公告)号: | CN103715144A | 公开(公告)日: | 2014-04-09 |
发明(设计)人: | 李勇 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/115 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种分立栅存储器件及其形成方法。分立栅存储器件的形成方法包括:提供衬底,衬底上形成控制栅结构,相邻两个控制栅结构之间的区域为擦除栅区,相邻两个控制栅结构与所述擦除栅区相对的一侧为字线区;所述控制栅结构周围形成第一侧墙;第一侧墙周围形成第二侧墙;第二侧墙周围形成牺牲侧墙;形成浮栅;去除所述牺牲侧墙,暴露出浮栅部分;形成隧穿介质层,在字线区形成字线,在擦除栅区形成擦除栅。本发明还提供一种分立栅存储器件。本发明的第一、第二侧墙增加了字线与控制栅、字线与浮栅、控制栅与擦除栅之间的隔离效果,提高了存储器件的编程效率、均匀性和擦除效率、均匀性,尤其减小字线与浮栅之间的漏电,以解决写入干扰问题。 | ||
搜索关键词: | 分立 存储 器件 及其 形成 方法 | ||
【主权项】:
一种分立栅存储器件的形成方法,其特征在于,包括:提供衬底,所述衬底上依次形成有第一介质层、浮栅层、第二介质层及控制栅层;刻蚀所述控制栅层和第二介质层形成控制栅结构,相邻两个控制栅结构之间的区域为擦除栅区,相邻两个控制栅结构与所述擦除栅区相对的一侧为字线区;在所述控制栅结构周围形成第一侧墙;形成第一侧墙后,去除位于字线区上的浮栅层;去除位于字线区上的浮栅层后,在第一侧墙周围形成第二侧墙;在所述第二侧墙周围形成牺牲侧墙;形成牺牲侧墙后,去除位于擦除栅区的浮栅层,形成浮栅;去除位于擦除栅区的所述牺牲侧墙,暴露出牺牲侧墙覆盖的浮栅部分;形成隧穿介质层,覆盖暴露出的浮栅部分、擦除栅区的衬底、相邻两控制栅结构之间的第二侧墙,所述隧穿介质层的厚度小于牺牲侧墙的厚度;在字线区形成字线,在擦除栅区形成擦除栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210378507.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种双用马桶
- 下一篇:一种喷气织机降压节气机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造