[发明专利]一种祖冲之算法的实现系统及其方法

摘要

本发明公开了一种祖冲之算法的实现系统及其方法，属于通讯系统加密技术领域，该系统包括系统控制模块、线性反馈移位寄存器模块、比特重组模块、F函数模块、第一寻址模块、第二寻址模块、第一S盒模块、第二S盒模块和加/解密模块。本发明通过优化算祖冲之算法的并行寻址逻辑，能够大幅减少系统的资源开销。同时，通过优化S盒的基于查找表的实现结构，能够降低系统的功耗开销。

主权项

1.一种祖冲之算法的实现系统，其特征在于，包括：系统控制模块、线性反馈移位寄存器模块、比特重组模块、F函数模块、第一寻址模块、第二寻址模块、第一S盒模块、第二S盒模块和加/解密模块；其中，所述系统控制模块用于接收设定的初始密钥和初始向量，根据输入数据的速率，通过控制所述 线性反馈移位寄存器的移位使能信号，调整密钥生成的速率，然后根据所述密钥生成的速率产生控制信号，所述控制信号控制所述密钥的生成过程；所述线性反馈移位寄存器模块根据所述初始密钥和所述初始向量进行位拼接，得到线性反馈移位寄存器的初始值，然后根据移位使能信号，在每一个运算周期内，线性反馈移位寄存器的初始值分别在所述运算周期内进行移位，得到所述线性反馈移位寄存器值的更新最终值；所述比特重组模块根据所述线性反馈移位寄存器的更新最终值，分别选取所述线性反馈移位寄存器的更新最终值的16比特，根据祖冲之算法，通过连线将选取的每两组所述16比特进行拼接，然后重组出4组32比特的数据；所述F函数模块根据所述4组32比特的数据，进行F函数运算，产生第一查询S盒32比特地址和第二查询S盒32比特地址；所述第一寻址模块根据所述第一查询S盒32比特地址，采用分时复用寻址逻辑的方法，将第一查询S盒32比特地址分4次，每次8比特，分成第一个4组8比特地址；所述第一S盒模块将所述第一个4组8比特地址转换为第一个4组8比特置换数据，并存储和输出所述第一个4组8比特置换数据；所述第一寻址模块将所述第一个4组8比特置换数据拼接成第一个32比特置换数据；所述第二寻址模块根据所述第二查询S盒32比特地址，采用分时复用寻址逻辑的方法，将第二查询S盒32比特地址分4次，每次8比特，分成第二个4组8比特地址；所述第二S盒模块将所述第二个4组8比特地址转换为第二个4组8比特置换数据，并存储和输出第二个4组8比特置换数据，其中，所述第一S盒模块和所述第二S盒模块均采用基于独热码的译码‑编码结构；所述第二寻址模块将所述第二个4组8比特置换数据拼接成第二个32比特置换数据；所述F函数模块根据所述第一个32比特置换数据和所述第二个32比特置换数据，进行F函数运算，得到32比特密钥；所述加/解密模块根据所述32比特密钥，进行加密或者解密运算，然后输出加密数据或者解密数据。