[发明专利]沟槽结构半导体装置

摘要

本发明涉及沟槽结构半导体装置。IGBT的半导体装置（1）具有内侧沟槽（2a）和外侧沟槽（2b）。与各沟槽（2a、2b）相邻地设置有发射极区域（3）。与发射极区域（3）以及各沟槽（2a、2b）相邻地设置P型基极区域（4）。与内侧沟槽（2a）相邻地设置第一N型基极区域（31）。与外侧沟槽（2b）和第一N型基极区域（31）相邻地设置杂质浓度比第一N型基极区域（31）低的第二N型基极区域（32）。在施加过电压时，在内侧沟槽（2a）的附近发生击穿，电流的集中被缓和，防止IGBT的破坏。

主权项

一种具有沟槽结构的半导体装置，其特征在于，具有：半导体衬底，其具有：彼此对置的一个主面以及另一个主面、内侧沟槽以及外侧沟槽，该内侧沟槽在所述一个主面的内侧部分从所述一个主面向所述另一个主面延伸，该外侧沟槽在比所述一个主面的所述内侧部分更靠近外侧的部分从所述一个主面向所述另一个主面延伸；第一半导体区域，形成在所述半导体衬底中，与所述内侧沟槽相邻配置并具有在所述半导体衬底的所述一个主面露出的表面，并且具有N型的导电型；第二半导体区域，形成在所述半导体衬底中，与所述第一半导体区域相邻，并在比所述第一半导体区域深的位置与所述内侧沟槽以及所述外侧沟槽相邻，并具有在所述半导体衬底的所述一个主面露出的表面，并且具有P型的导电型；第三半导体区域，形成在所述半导体衬底中，与所述第二半导体区域和所述内侧沟槽这两者相邻，并以所述半导体衬底的所述一个主面为基准形成得比所述内侧沟槽深，并且仅限定形成在所述内侧部分且具有N型的导电型，并且具有比所述第二半导体区域的杂质浓度低的杂质浓度；第四半导体区域，形成在所述半导体衬底中，与所述第二半导体区域以及所述第三半导体区域相邻，并以所述半导体衬底的所述一个主面为基准形成得比所述外侧沟槽深，并具有在所述外侧沟槽的外侧露出到所述半导体衬底的所述一个主面的表面，具有N型的导电型且具有比所述第一半导体区域的杂质浓度低的杂质浓度，并且具有比所述第三半导体区域的杂质浓度低的杂质浓度；第五半导体区域，配置在所述第四半导体区域与所述半导体衬底的所述另一个主面之间且具有P型的导电型；绝缘膜，设置在所述内侧沟槽以及所述外侧沟槽的各个壁面；沟槽导电体，配置在所述内侧沟槽以及所述外侧沟槽的各个中，并且隔着所述绝缘膜与所述内侧沟槽以及所述外侧沟槽的各个壁面对置；第一主电极，与所述第一半导体区域和第二半导体区域电连接；第二主电极，直接或者通过其他半导体区域与所述第五半导体区域电连接；栅电极，与所述沟槽导电体电连接，所述外侧沟槽为了得到所述半导体衬底的栅极焊盘电极形成区域而具有凹状部分。