[发明专利]半导体内存阵列结构

摘要

本发明公开了一种内存阵列结构，包含有多个长菱形有源区域位于一基板中，其中各个长菱形有源区域具有一对长边及一对短边；一第一浅沟绝缘结构，其紧贴着所述长边沿着一第一方向延伸，其中所述第一浅沟绝缘结构具有单一深度d1；以及一第二浅沟绝缘结构，其紧贴着所述短边沿着一第二方向延伸，其中所述第二浅沟绝缘结构具有两个深度d2及d3，其中深度d1及d2都较深度d3浅。

主权项

一种制造一半导体结构的方法，其包括：在一基板上形成一图案化的第一硬掩膜层，所述图案化的第一硬掩膜层包括多个第一浅沟绝缘图案，沿着一第一方向延伸；在所述基板上与所述图案化的第一硬掩膜层上形成一第二硬掩膜层；在所述第二硬掩膜层上形成一图案化的光刻胶层，所述图案化的光刻胶层包括多个第二浅沟绝缘图案，沿着一第二方向延伸，且所述第一浅沟绝缘图案与所述第二浅沟绝缘图案交叉于多个重叠区；利用所述图案化的光刻胶层作为刻蚀抵挡层，进行一第一刻蚀工艺，以将所述第二浅沟绝缘图案转移至所述图案化的第一硬掩膜层与所述第二硬掩膜层；以及以所述图案化的第一硬掩膜层作为刻蚀抵挡层，进行一第二刻蚀工艺，以移转所述第一浅沟绝缘图案与所述第二浅沟绝缘图案至所述基板，从而形成多个第一浅沟绝缘结构与多个第二浅沟绝缘结构，其中所述第一浅沟绝缘结构具有一第一深度，所述第二浅沟绝缘结构具有一第二深度及一第三深度，其中所述第三深度位于所述重叠区且较所述第一深度及所述第二深度深。