[发明专利]针对高速数据采集系统获取高质量采样时钟的装置在审
| 申请号： | 201210447055.8 | 申请日： | 2012-11-09 |
| 公开（公告）号： | CN103812636A | 公开（公告）日： | 2014-05-21 |
| 发明（设计）人： | 印德荣;陆骁璐 | 申请（专利权）人： | 江苏绿扬电子仪器集团有限公司 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 212200 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于信号采集领域，尤其涉及一种针对高速数据采集系统如何获取高质量采样时钟的装置。本发明的针对高速数据采集系统获取高质量采样时钟的装置，包括FPGA内部锁相环、晶振、控制模块时钟、程控外部锁相环、ADC模块、LVDS接收机、数据存储模块时钟，FPGA内部锁相环分别与晶振、控制模块时钟连接，控制模块时钟与程控外部锁相环连接，程控外部锁相环通过ADC模块与LVDS接收机连接，LVDS接收机连接数据存储模块时钟。本发明的针对高速数据采集系统获取高质量采样时钟的装置，克服了采样时钟抖动引起的采样瞬间时间沿的不确定性缺陷，避免了ADC在采样点产生电源误差，可保证获取高质量的采样时钟。 | ||
| 搜索关键词： | 针对 高速 数据 采集 系统 获取 质量 采样 时钟 装置 | ||
【主权项】：
一种针对高速数据采集系统获取高质量采样时钟的装置，其特征在于，包括FPGA内部锁相环、晶振、控制模块时钟、程控外部锁相环、ADC模块、LVDS接收机、数据存储模块时钟，FPGA内部锁相环分别与晶振、控制模块时钟连接，控制模块时钟与程控外部锁相环连接，程控外部锁相环通过ADC模块与LVDS接收机连接，LVDS接收机连接数据存储模块时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏绿扬电子仪器集团有限公司，未经江苏绿扬电子仪器集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210447055.8/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
