[发明专利]形成图案的方法有效
申请号: | 201210471810.6 | 申请日: | 2012-11-20 |
公开(公告)号: | CN103839769A | 公开(公告)日: | 2014-06-04 |
发明(设计)人: | 谢荣源 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/311;H01L21/3213;H01L21/308 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 张龙哺;冯志云 |
地址: | 中国台湾台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种形成图案的方法。提供具有第一、第二与第三区域的基底。于第一、第二与第三区域的基底上分别形成第一、第二与第三图案。第一图案具有线宽L1与间距S1,且S1/L1=3。第二图案具有线宽L2与间距S2,且S2/L2为大于或等于3的整数。第三图案具有线宽L3与间距S3,且S3/L3=1。于第一、第二与第三图案的侧壁上分别形成第一、第二与第三间隙壁。于第一区域的基底上形成第一罩幕层。于暴露出的基底上形成第二罩幕层。移除第一罩幕层、第一图案、第二图案与第三图案。本发明的形成图案的方法,通过二次图案化工艺且仅使用两道光罩即可同时在不同区域的基底上形成具有不同间距线宽比的图案,因而有效地降低工艺复杂度,节省工艺成本。 | ||
搜索关键词: | 形成 图案 方法 | ||
【主权项】:
一种形成图案的方法,包括:提供具有第一区域、第二区域与第三区域的基底;于所述第一区域、所述第二区域与所述第三区域的所述基底上分别形成第一图案、第二图案与第三图案,所述第一图案具有第一线宽L1与第一间距S1,所述第二图案具有第二线宽L2与第二间距S2,所述第三图案具有第三线宽L3与第三间距S3,其中S1/L1=3,S2/L2为大于或等于3的整数且S3/L3=1;于所述第一图案、所述第二图案与所述第三图案的侧壁上分别形成第一间隙壁、第二间隙壁与第三间隙壁;于所述第一区域的所述基底上形成第一罩幕层,所述第一罩幕层覆盖所述第一图案与所述第一间隙壁;于暴露出的所述基底上形成第二罩幕层;以及移除所述第一罩幕层、所述第一图案、所述第二图案与所述第三图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210471810.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种包覆式板面连接挂件
- 下一篇:一种车窗自动检测提醒系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造