[发明专利]一种有多个规格等级可以选择的记忆体及其操作方法在审
申请号: | 201210473563.3 | 申请日: | 2012-11-21 |
公开(公告)号: | CN102969020A | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 无锡来燕微电子有限公司 |
主分类号: | G11C16/06 | 分类号: | G11C16/06;G11C16/24 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 214028 江苏省无锡市无锡新区长江路21-1*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种有多个规格等级可以选择的记忆体及其操作方法,若干存储比特单元及存储比特相对应的控制单元,存储比特的位线WL控制单元和一个控制不同规格等级记忆体的选择器单元组成。控制不同规格等级记忆体的选择器单元输出选择器的信号来选不同规格等级记忆体。存储比特的位线WL控制单元接到同规格等级记忆体的选择器单元输出选择器的信号来控制不同规格等级时所需的位线WL;可以一次控制相对应的一条WL位线,或同时控制对应的二条WL位线,或同时控制相对应的多条WL位线来达到不同规格等级记忆体的选择。本发明结构紧凑,减少产品到市场的时间,能降低芯片的使用成本,适用范围广。 | ||
搜索关键词: | 一种 有多个 规格 等级 可以 选择 记忆体 及其 操作方法 | ||
【主权项】:
一种有多个规格等级可以选择的记忆体架构包括若干存储比特单元及存储比特相对应的控制单元,存储比特的位线WL控制单元和一个控制不同规格等级记忆体的选择器单元,所述存储比特单元包括控制极端、源极端及漏极端;若干存储比特单元规则排布形成行存储群组及列存储群组,行存储群组内每行存储比特单元的控制极端相互连接后与对应的WL位线端相连接,行存储群组与列存储群组内快闪存储比特单元的源极端相互连接后均与SL位线端相连接,列存储群组内每列存储比特单元的漏极端相互连接后与对应的BL位线端相连接,列存储群组内对应的BL位线端通过多路选择器与检测放大器相连,放大并转换成数字信号输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡来燕微电子有限公司,未经无锡来燕微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210473563.3/,转载请声明来源钻瓜专利网。