[发明专利]一种利用CPU/MIC协同计算加速地震叠前时间偏移的方法

摘要

本发明提供了一种利用CPU/MIC协同计算加速地震叠前时间偏移的方法,涉及到高性能计算领域。该方法采用CPU与MIC异构架构，其中CPU负责FFT计算、读地震道数据、进程控制与调度，还参与PSTM计算，而MIC只做PSTM计算，同时计算之间采用异步并行思想及动态负载均衡方式，实现CPU与MIC协同计算与共同计算；其整体设计包含三个方面：PSTM计算部分串行算法的并行设计、PSTM整体逻辑结构设计及CPU与MIC的异步计算设计。该方法的有益效果是：利用CPU/MIC协同计算提高了PSTM的性能，减少了机房构建成本和管理、运行、维护费用，且实现简单，需要的开发成本低。

主权项

一种利用CPU/MIC协同计算加速地震叠前时间偏移的方法，其特征在于该方法采用CPU与MIC异构架构，其中CPU负责FFT计算、读地震道数据、进程控制与调度，还参与PSTM计算，而MIC只做PSTM计算，同时计算之间采用异步并行思想及动态负载均衡方式，实现CPU与MIC协同计算与共同计算；其整体设计包含三个方面：PSTM计算部分串行算法的并行设计、PSTM整体逻辑结构设计及CPU与MIC的异步计算设计；     下面对该方法整体设计的各个方面进行说明：PSTM计算部分串行算法的并行设计：不同的地震道放在CPU或者MIC设备，实现设备间的并行，同时达到动态负载均衡，对于每一道数据而言，CMP点按照每个设备所起的线程数进行并行；所述PSTM整体逻辑结构设计为：该CPU/MIC异构系统包含2个MIC卡和2块CPU，CPU端负责进程调度、FFT计算，并参与PSTM计算；MIC端只负责PSTM计算，CPU与MIC实现协同计算与共同计算；CPU端起3个计算进程：计算进程1负责控制MIC1的计算，计算进程2负责控制MIC2的计算，计算进程3负责控制2块CPU的计算；所述CPU与MIC的异步计算设计为：每个计算进程内起2个线程，开辟2个缓冲区，线程0负责读地震道数据，并开始进行多道FFT计算，线程1负责PSTM计算；PSTM计算与读数据与FFT计算并行，同时CPU到MIC的数据传输采用异步方式，也能隐藏在PSTM计算中。