[发明专利]恒压电路有效
申请号: | 201210477602.7 | 申请日: | 2012-11-21 |
公开(公告)号: | CN103135649A | 公开(公告)日: | 2013-06-05 |
发明(设计)人: | 矢野祐马;田岛章光;近藤英晃 | 申请(专利权)人: | 富士通半导体股份有限公司 |
主分类号: | G05F1/565 | 分类号: | G05F1/565 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王萍;陈炜 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种恒压电路,该电路包括:对输出电压与参考电压之间的差电压进行放大的误差放大器电路;以及基于该误差放大器电路的输出对该输出电压进行控制的输出晶体管,由振荡电路和电荷泵电路生成与由监视晶体管检测的泄漏电流成比例的电压,并且将该电压提供给输出晶体管的背栅极。 | ||
搜索关键词: | 压电 | ||
【主权项】:
一种恒压电路,包括:误差放大器电路,所述误差放大器电路对输出电压与参考电压之间的差电压进行放大;输出晶体管,所述输出晶体管基于所述误差放大器电路的输出对所述输出电压进行控制;检测电路,所述检测电路对所述输出晶体管的泄漏电流进行检测;以及第一电压生成电路,所述第一电压生成电路生成与由所述检测电路检测的所述泄漏电流成比例的电压,其中,所述第一电压生成电路根据所述泄漏电流的增大来升高要生成的电压,以及所述第一电压生成电路的输出耦接至所述输出晶体管的背栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210477602.7/,转载请声明来源钻瓜专利网。