[发明专利]用于孔图案化的掩模图案和制造半导体器件的方法有效
| 申请号： | 201210482777.7 | 申请日： | 2012-11-23 |
| 公开（公告）号： | CN103515199B | 公开（公告）日： | 2017-07-07 |
| 发明（设计）人： | 宣俊劦;李圣权;李相晤 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L21/3213 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人： | 石卓琼,俞波 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种制造半导体器件的方法，所述方法包括以下步骤在包括第一区和第二区的衬底之上形成刻蚀目标层；在刻蚀目标层之上形成硬掩模层；在硬掩模层之上形成第一刻蚀掩模，其中，所述第一刻蚀掩模包括多个线图案和形成在所述多个线图案之上的牺牲间隔件层；在第一刻蚀掩模之上形成第二刻蚀掩模，其中，所述第二刻蚀掩模包括网型图案和覆盖第二区的阻挡图案；去除牺牲间隔件层；通过利用第二刻蚀掩模和第一刻蚀掩模刻蚀硬掩模层，来形成具有多个孔的硬掩模层图案；以及通过利用硬掩模层图案刻蚀所述刻蚀目标层，在第一区中形成多个孔图案。 | ||
| 搜索关键词： | 用于 图案 制造 半导体器件 方法 | ||
【主权项】：
一种适用于单元矩阵区中的孔图案化的掩模图案，所述掩模图案包括：多个下层线图案，所述多个下层线图案被形成在硬掩模层之上；多个上层线图案，所述多个上层线图案沿着与所述下层线图案交叉的方向延伸，其中，所述多个上层线图案在垂直方向上位于比所述多个下层线图案高的层；以及阻挡图案，所述阻挡图案覆盖所述单元矩阵区的边缘区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210482777.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
