[发明专利]半导体集成电路有效
| 申请号： | 201210490681.5 | 申请日： | 2012-11-27 |
| 公开（公告）号： | CN103248354B | 公开（公告）日： | 2018-01-23 |
| 发明（设计）人： | 丘泳埈 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185;G01R31/28;H01L21/66;G01R31/317 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人： | 周晓雨,俞波 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体集成电路，包括经由通孔而彼此耦合的多个半导体芯片，其中，多个半导体芯片中的最下层的半导体芯片被配置为产生第一测试脉冲信号并且经由通孔来发送第一测试脉冲信号，多个半导体芯片中的最上层的半导体芯片被配置为在与第一测试脉冲信号大体保持时间差的同时产生第二测试脉冲信号，并且经由通孔来发送第二测试脉冲信号，多个半导体芯片被配置为响应于第一测试脉冲信号和第二测试脉冲信号而产生用于判定通孔是否有缺陷的测试结果信号。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
一种半导体集成电路，包括：经由通孔而彼此耦合的多个半导体芯片，其中，所述多个半导体芯片中的最下层的半导体芯片被配置为产生第一测试脉冲信号，并且经由所述通孔来发送所述第一测试脉冲信号，所述多个半导体芯片中的最上层的半导体芯片被配置为在与所述第一测试脉冲信号保持时间差的同时产生第二测试脉冲信号，并且经由所述通孔来发送所述第二测试脉冲信号，以及所述多个半导体芯片被配置为接收所述第一测试脉冲信号和所述第二测试脉冲信号，以及响应于所述第一测试脉冲信号和所述第二测试脉冲信号而产生用于判定所述通孔是否有缺陷的测试结果信号，其中，所述通孔彼此耦接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210490681.5/，转载请声明来源钻瓜专利网。
