[发明专利]P型MOSFET及其制造方法有效
| 申请号： | 201210506506.0 | 申请日： | 2012-11-30 |
| 公开（公告）号： | CN103855014B | 公开（公告）日： | 2017-10-20 |
| 发明（设计）人： | 朱慧珑;徐秋霞;张严波;杨红 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/78;H01L29/49;H01L29/51 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 蔡纯 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种P型MOSFET及其制造方法。P型MOSFET的制造方法包括在半导体衬底中形成源/漏区；在半导体衬底上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；通过共形掺杂在第一金属栅层中注入掺杂剂；以及进行退火以改变栅叠层的有效功函数，其中栅叠层包括第一金属栅层、高K栅介质和界面氧化物层。 | ||
| 搜索关键词： | mosfet 及其 制造 方法 | ||
【主权项】：
一种P型MOSFET的制造方法，所述方法包括：在半导体衬底中形成源/漏区，其中在形成源/漏区的步骤包括：在半导体衬底上形成假栅叠层，假栅叠层包括假栅导体和位于假栅导体和半导体衬底之间的假栅极电介质，形成围绕假栅导体的栅极侧墙，以及以假栅导体和栅极侧墙作为硬掩模，在半导体衬底中形成源/漏区；去除假栅叠层以形成暴露半导体衬底的表面的栅极开口；在半导体衬底上形成界面氧化物层；在界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；通过共形掺杂在第一金属栅层中注入掺杂剂；在第一金属栅层上形成第二金属栅层以填充栅极开口；去除高K栅介质、第一金属栅层和第二金属栅层位于栅极开口外的部分；以及进行退火以改变栅叠层的有效功函数，其中栅叠层包括第一金属栅层、高K栅介质和界面氧化物层，其中掺杂剂是选自In、B、BF2的一种，其中在第一金属栅层中注入掺杂剂的步骤中，控制离子注入的能量和剂量使得掺杂剂仅仅分布在第一金属栅层中，其中离子注入的能量为0.2KeV‑30KeV，第一金属栅层的厚度为1‑10nm，以及其中在惰性气氛或弱还原性气氛中执行退火，退火温度为350‑700度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210506506.0/，转载请声明来源钻瓜专利网。
- 上一篇：线卡结构
- 下一篇：一种超级结深沟槽填充工艺方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
