[发明专利]处理器、信息处理设备和算术方法无效
| 申请号： | 201210507542.9 | 申请日： | 2012-11-30 |
| 公开（公告）号： | CN103294608A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 植木俊和;冈田诚之;鲤沼秀之;杉崎刚 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F13/16 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王萍;李春晖 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种处理器、信息处理设备和算术方法。处理器（12至12g）包括暂时保存存储在主存储装置（17至24）中的数据的缓存存储器（12a）。该处理器包括通过使用保存在缓存存储器（12a）中的数据来执行应用的处理单元（40至40b）。该处理器包括在其中存储更新信息的存储单元（12c、12e、42、46），该更新信息指示由处理单元（40至40b）在处理单元（40至40b）执行的应用指定的时间段内已更新的数据。该处理器包括回写单元（52），当应用指定的时间段结束时，该回写单元将下述数据从缓存存储器（12a）回写到主存储装置（17至24）：该数据来自保存在缓存存储器（12a）中的数据之中并由存储在存储单元（12c、12e、42、46）中的更新信息来指示。 | ||
| 搜索关键词： | 处理器 信息处理 设备 算术 方法 | ||
【主权项】：
一种处理器（12至12g），包括：缓存存储器（12a），其暂时保存存储在主存储装置（17至24）中的数据；处理单元（40至40b），其通过使用保存在所述缓存存储器（12a）中的数据来执行应用；存储单元（12c、12e、42、46），在其中存储更新信息，所述更新信息指示由所述处理单元（40至40b）在所述处理单元（40至40b）执行的所述应用指定的时间段内已更新的数据；以及回写单元（52），当所述应用指定的所述时间段结束时，所述回写单元将下述数据从所述缓存存储器（12a）回写到所述主存储装置（17至24）：所述数据来自保存在所述缓存存储器（12a）中的数据之中并且由存储在所述存储单元（12c、12e、42、46）中的所述更新信息来指示。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210507542.9/，转载请声明来源钻瓜专利网。
