[发明专利]一种后栅工艺假栅的制造方法和后栅工艺假栅有效
| 申请号： | 201210510352.2 | 申请日： | 2012-12-03 |
| 公开（公告）号： | CN103854986A | 公开（公告）日： | 2014-06-11 |
| 发明（设计）人： | 李春龙;李俊峰;闫江;赵超 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/423 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开实施例提供了一种后栅工艺假栅的制造方法和一种后栅工艺假栅，该方法包括：提供半导体衬底；在所述半导体衬底上生长栅极氧化层；在所述栅极氧化层上淀积底层非晶硅；在所述底层非晶硅上淀积ONO结构硬掩膜；在所述ONO结构硬掩膜上淀积顶层非晶硅；在所述顶层非晶硅上淀积硬掩膜层，对所述硬掩膜层进行微缩，使微缩后的硬掩膜层宽度小于等于22nm；以所述微缩后的硬掩膜层为标准，对所述顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述硬掩膜层和顶层非晶硅。采用本公开所提供的技术方案，能精确控制栅极的关键尺寸，栅极的剖面形貌，并能有效改善栅极线条的粗糙度，保证了器件的性能及稳定性。 | ||
| 搜索关键词： | 一种 工艺 制造 方法 | ||
【主权项】：
一种后栅工艺假栅的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上生长栅极氧化层；在所述栅极氧化层上淀积底层非晶硅；在所述底层非晶硅上淀积氧化膜‑氮化膜‑氧化膜（ONO）结构硬掩膜；在所述ONO结构硬掩膜上淀积顶层非晶硅；在所述顶层非晶硅上淀积硬掩膜层，将所述硬掩膜层进行微缩，使微缩后的硬掩膜层宽度小于等于22nm；以所述微缩后的硬掩膜层为标准，对所述顶层非晶硅、ONO结构硬掩膜和底层非晶硅进行刻蚀，并去除所述硬掩膜层和顶层非晶硅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210510352.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种抗拉力扁电缆
- 下一篇：一种多芯扁型导体铠装电缆
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
