[发明专利]NMOS晶体管、CMOS晶体管及两者的制作方法在审
| 申请号： | 201210516327.5 | 申请日： | 2012-12-05 |
| 公开（公告）号： | CN103855024A | 公开（公告）日： | 2014-06-11 |
| 发明（设计）人： | 韩秋华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L27/092;H01L21/8238 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种NMOS晶体管、CMOS晶体管及两者的制作方法。其中，所述NMOS晶体管的制作方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，以及在栅极结构两侧形成源极和漏极；形成张应力层，所述张应力层覆盖所述栅极结构和所述半导体衬底；去除覆盖在所述栅极结构上方和栅极结构两侧的至少部分的张应力层；在栅极结构两侧被去除所述张应力层处形成压应力层。通过把NMOS晶体管侧墙位置处的张应力层换成压应力层，除去了侧墙位置处的张应力层对NMOS晶体管的带来的负面影响，并且侧墙位置处的压应力层可以对衬底产生直接的压力，迫使沟道产生与受到的压力方向垂直的张力，进一步提高NMOS晶体管中电子的迁移率。 | ||
| 搜索关键词： | nmos 晶体管 cmos 两者 制作方法 | ||
【主权项】：
一种NMOS晶体管的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，在栅极结构两侧的半导体衬底内形成源极和漏极；形成张应力层，所述张应力层覆盖所述栅极结构的侧面、上表面和所述半导体衬底；去除覆盖在所述栅极结构上表面的张应力层；去除栅极结构侧面的至少部分的张应力层，栅极结构侧面的张应力层被去除至不低于栅极结构两侧的半导体衬底上的张应力层的高度；在栅极结构侧面被去除所述张应力层处形成压应力层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210516327.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
